固定延迟的流水线双精度浮点除法电路
A Pipeline Double Precision Floating-Point Divider with Fixed Latency作者机构：中国科学技术大学电子科学与技术系
出 版 物：《微电子学与计算机》 (Microelectronics & Computer)
年 卷 期：2008年第25卷第5期
页 面：84-87页
学科分类：08[工学] 081201[工学-计算机系统结构] 0812[工学-计算机科学与技术（可授工学、理学学位）]
摘 要：除运算采用泰勒级数展开,用5级流水线结构,查找表大小缩小为2.5kB,并获得固定延迟.FPGA综合结果表明,与其他设计电路相比,面积减小了33%.
维普期刊数据库
同方期刊数据库