一种基于FPGA的深度神经网络硬件加速器系统

作     者：张雨豪 叶有时 彭宇 张德正 阎之泓 王东 ZHANG Yuhao;YE Youshi;PENG Yu;ZHANG Dezheng;YAN Zhihong;WANG Dong

作者机构：北京交通大学北京100080 北京控制工程研究所北京100094 

出 版 物：《空间控制技术与应用》 (Aerospace Control and Application)

年 卷 期：2024年第50卷第2期

页      面：83-92页

核心收录：

学科分类：08[工学] 0825[工学-航空宇航科学与技术] 

基　　金：国家自然科学基金重点项目(61532005) 空间可信计算与电子信息技术实验室开放基金(OBCandETL-2022-06) 

主　　题：FPGA 神经网络 硬件加速器 目标检测 

摘      要：深度神经网络目标检测算法计算复杂度高、模型复杂,对硬件平台的算力有很高需求,针对以上问题,设计了一种基于现场可编程门阵列(field programmable gate array,FPGA)芯片的硬件专用加速器.通过软硬件协同方法,设计具有高并行度及深度流水的片上架构,并使用模型量化、结构优化等方法对神经网络模型进行优化.在所设计的加速器系统中进行神经网络目标检测算法的部署,实现了高数据吞吐率、低功率消耗的FPGA神经网络计算,且模型精度损失低于1.2%,为在低能耗嵌入式平台上部署深度神经网络目标检测算法提供了有效解决方案,可广泛应用于机载、星载智能计算设备.