高速串行数据传输链路中固定延时设计
Design of Fixed-Latency for High-Speed Serial Data Links作者机构：湖北理工学院电气与电子信息工程学院湖北黄石435003 南卫理公会大学物理系美国得克萨斯州达拉斯75275
出 版 物：《测控技术》 (Measurement & Control Technology)
年 卷 期：2016年第35卷第2期
页 面：44-47页
学科分类：08[工学] 081101[工学-控制理论与控制工程] 0811[工学-控制科学与工程] 081102[工学-检测技术与自动化装置]
摘 要：在高能物理实验中,由于需要预测数据传输时间,触发器和高速数据传输系统需要具有固定延时的串行链路。然而,当前嵌入在最新一代可编程逻辑门阵列(FPGA)中的高速收发器通常是不带固定延时能力的。给出了基于LOCic编解码器的固定延时传输设计。讨论了LOCic解码器中帧头位置鉴别寄存器与数据串行传输相位延时间的关系。实验和测试结果表明给出的固定延时设计简单,可靠可行。
维普期刊数据库
同方期刊数据库