传输栅掺杂对CMOS有源像素满阱容量及暗电流的影响
Effect of Transfer Gate Doping on Full Well Capacity and Dark Current in CMOS Active Pixels作者机构:天津大学微电子学院天津市成像与感知微电子技术重点实验室天津300072
出 版 物:《光子学报》 (Acta Photonica Sinica)
年 卷 期:2022年第51卷第11期
页 面:296-303页
核心收录:
学科分类:080903[工学-微电子学与固体电子学] 0809[工学-电子科学与技术(可授工学、理学学位)] 080202[工学-机械电子工程] 08[工学] 080501[工学-材料物理与化学] 0805[工学-材料科学与工程(可授工学、理学学位)] 080502[工学-材料学] 0802[工学-机械工程]
基 金:National Key Research and Development Program of China(No.2019YFB2204302)
主 题:图像传感器 CMOS有源像素 仿真 光电二极管 满阱容量 暗电流 电荷转移效率
摘 要:研究了传输栅掺杂,即N+TG和P+TG,对满阱容量以及暗电流的影响。沟道电势分布受传输栅与衬底功函数差的影响,随着钳位光电二极管和浮动扩散节点之间的势垒高度的增加,feedforward效应被抑制,满阱容量增加。另一方面,处于电荷积累状态的沟道可以降低暗电流。基于四管有源像素工作过程进行仿真,结果表明,在曝光期间不加负栅压的情况下,基于P+TG的像素的满阱容量相对N+TG的提高了26.9%,其暗电流为N+TG的0.377倍。当电荷转移效率大于99.999%时,N+TG的开启电压需高于2.3 V,而P+TG的开启电压需高于3.0 V。