基于FPGA的并行数字滤波器设计和实现

作     者：薛晓男 周帅 孙殿星 时慧 Xue Xiao-nan;Zhou Shuai;Sun Dian-xing;Shi Hui

作者机构：中电科思仪科技股份有限公司山东青岛266555 中国电子科技集团公司第四十一研究所安徽蚌埠233000 

出 版 物：《电子质量》 (Electronics Quality)

年 卷 期：2021年第7期

页      面：28-32页

学科分类：080902[工学-电路与系统] 0809[工学-电子科学与技术（可授工学、理学学位）] 08[工学] 

基　　金：国家自然科学基金项目资助(项目编号:61901426) 中电科集团科技创新平台稳定支持项目资助(项目编号:41Q1313-3) 

主　　题：并行数字滤波 M×N维滤波矩阵 成形滤波 EVM 

摘      要：该文介绍了基于FPGA的并行数字滤波器设计方案,主要叙述了建立M×N维滤波矩阵、并行滤波运算以及滤波结果的处理等并行数字滤波过程。首先基于并行的路数M和滤波器的阶数N建立M×N维滤波矩阵X_(M×N),滤波矩阵X_(M×N)的每行与固定的滤波器系数矩阵H1×N进行相乘相加运算得到滤波的中间结果Y_(k+j+1(n)),然后经过截取有效量化位数最终得到并行滤波结果Y(n)。基于该并行数字滤波方案,设计了八路并行成形滤波器。经过实验验证,该八路并行成形滤波器实现了625Msps,QPSK调制格式的基带信号成形滤波,滤波的数据结果经过解调分析的EVM达到了0.326%。该文提出的并行数字滤波器设计方案通用性强,可以广泛应用于高速数字信号处理中。