检索结果-南通市图书馆

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

低时延低复杂度QC-LDPC编码技术

微电子学与计算机 2024年

作者：马林曾昭贵刘奇浩崔子浩石鹏郭鹏钟戟山东云海国创云计算装备产业创新中心有限公司山东华芯半导体有限公司

针对QC-LDPC编码时延大、编码复杂度高、硬件实现代价大的问题，提出了一种低时延、低复杂度的QC-LDPC编码技术。该技术引入LDPC+OD＿BCH按需级联架构，采用BCH按需级联方式，针对LDPC译码失败情况下错误易出现的位置进行BCH按需级联，... 详细信息

针对QC-LDPC编码时延大、编码复杂度高、硬件实现代价大的问题，提出了一种低时延、低复杂度的QC-LDPC编码技术。该技术引入LDPC+OD＿BCH按需级联架构，采用BCH按需级联方式，针对LDPC译码失败情况下错误易出现的位置进行BCH按需级联，提高LDPC译码成功概率，提升LDPC纠错性能，同时解决传统级联编码开销大的问题。通过对LDPC校验矩阵的格式优化，减少LDPC编码过程中的矩阵计算逻辑，降低编码的逻辑复杂度。在硬件实现层面，在编码复杂度优化基础上，采用全并行架构设计，对LDPC+OD＿BCH编码技术进行了纠错性能、编码时延、编码复杂度的对比分析。结果表明，该论文所提出的低时延、低复杂度的LDPC按需级联BCH编码技术，相比于标准LDPC码字，其纠错能力提升近3个数量级，编码时延相比于传统LDPC编码方案降低17%～38%，编码复杂度降低近40%。

关键词： LDPC BCH 校验矩阵构造低时延低复杂度

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

碳化硅同质外延质量影响因素的分析与综述

人工晶体学报 2024年第2期53卷 210-217页

作者：郭钰刘春俊张新河沈鹏远张博娄艳芳彭同华杨建北京天科合达半导体股份有限公司北京102600 深圳市重投天科半导体有限公司深圳518108

碳化硅(SiC)外延质量会直接影响器件的性能和使用寿命,在SiC器件应用中起到关键作用。SiC外延质量一方面受衬底质量的影响,例如衬底的堆垛层错(SF)会贯穿到外延层中形成条状层错(BSF),螺位错(TSD)会贯穿到外延层中形成坑点或Frank型层错... 详细信息

碳化硅(SiC)外延质量会直接影响器件的性能和使用寿命,在SiC器件应用中起到关键作用。SiC外延质量一方面受衬底质量的影响,例如衬底的堆垛层错(SF)会贯穿到外延层中形成条状层错(BSF),螺位错(TSD)会贯穿到外延层中形成坑点或Frank型层错(Frank SF)等。另一方面受到外延工艺的影响,如在外延过程中衬底的基平面位错(BPD)受应力等条件作用会滑移形成Σ形基平面位错(Σ-BPD),衬底的TSD或刃位错(TED)会衍生为腐蚀坑(Pits),以及新产生SF和硅滴等。因此,获得高质量的SiC外延晶片需要从优选SiC衬底和优化外延工艺两方面入手。本文对外延生长过程中晶体缺陷如何转化并影响器件性能进行了系统分析和综述,并基于北京天科合达半导体股份有限公司量产的高质量6英寸SiC衬底,探讨了常见缺陷,如BPD、层错、硅滴和Pits等的形成机理及其控制技术,并对Σ-BPD的产生机理和消除方法进行研究,最终获得了片内厚度和浓度均匀性良好、缺陷密度低的外延产品,完成了650和1 200 V外延片产品的开发和产业化工作。

关键词：碳化硅同质外延外延生长缺陷位错小坑

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

1700 V精细沟槽栅IGBT器件设计

半导体技术 2024年第4期49卷 310-315,329页

作者：郑婷婷南京南瑞半导体有限公司南京211100

为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折中关系,同时降低器件制造成本,基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。采用TCAD软件进行仿真,研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、... 详细信息

为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折中关系,同时降低器件制造成本,基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。采用TCAD软件进行仿真,研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、载流子存储层注入剂量、沟槽栅元胞结构等因素对精细沟槽栅IGBT器件性能参数的影响,确定了最优工艺参数,并对1 700 V精细沟槽栅IGBT芯片进行流片和封装。测试结果显示,相比普通沟槽栅IGBT模块,1 700 V精细沟槽栅IGBT模块在芯片面积减小34.2%的情况下,关断损耗降低了8.6%,导通压降仅升高5.5%,器件性价比得到了优化。

关键词：精细沟槽栅结构绝缘栅双极型晶体管(IGBT) TCAD仿真元胞结构器件性价比

界面工程调控石墨烯/氮化镓紫外光电探测性能研究（特邀）

在线全文

学校读者我要写书评

暂无评论

激光与光电子学进展 2024年第3期 21-26页

作者：高芳亮陈坤刘青王幸福杨纪锐徐明俊贺宇浩石宇豪许腾文阳志超李述体华南师范大学半导体科学与技术学院东莞南方半导体科技有限公司

界面工程是提高光电探测器性能的有效方法之一。报道了基于界面工程调控的石墨烯(Gr,2D)/GaN(3D)范德瓦耳斯异质结紫外光电探测器。GaN吸收光子产生电子空穴对，并在内建电场作用下发生分离。其中，光生空穴利用隧穿效应向Gr一侧迁移，... 详细信息

界面工程是提高光电探测器性能的有效方法之一。报道了基于界面工程调控的石墨烯(Gr,2D)/GaN(3D)范德瓦耳斯异质结紫外光电探测器。GaN吸收光子产生电子空穴对，并在内建电场作用下发生分离。其中，光生空穴利用隧穿效应向Gr一侧迁移，而光生电子向GaN一侧迁移。在较高的电场驱动下，载流子将发生碰撞，造成光电流倍增，使得器件的光吸收效率与光电转化效率有明显提升。因此，器件在-2 V偏压条件和5μW/cm2紫外光照射下，展示出较高的响应度(395.2 A/W)和较大的探测率(4.425×1015Jones)值。该研究丰富了界面工程技术在Gr基紫外光电探测器的应用，为制备高性能紫外探测器提供了可能。

关键词：氮化镓二维/三维金属有机化学气相沉积紫外探测器

界面工程调控石墨烯/氮化镓紫外光电探测性能研究(特邀)

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

激光与光电子学进展 2024年第3期61卷 1-6页

作者：高芳亮陈坤刘青王幸福杨纪锐徐明俊贺宇浩石宇豪许腾文阳志超李述体华南师范大学半导体科学与技术学院广东广州510631 东莞南方半导体科技有限公司广东东莞523781

界面工程是提高光电探测器性能的有效方法之一。报道了基于界面工程调控的石墨烯(Gr,2D)/GaN(3D)范德瓦耳斯异质结紫外光电探测器。GaN吸收光子产生电子空穴对,并在内建电场作用下发生分离。其中,光生空穴利用隧穿效应向Gr一侧迁移,而... 详细信息

界面工程是提高光电探测器性能的有效方法之一。报道了基于界面工程调控的石墨烯(Gr,2D)/GaN(3D)范德瓦耳斯异质结紫外光电探测器。GaN吸收光子产生电子空穴对,并在内建电场作用下发生分离。其中,光生空穴利用隧穿效应向Gr一侧迁移,而光生电子向GaN一侧迁移。在较高的电场驱动下,载流子将发生碰撞,造成光电流倍增,使得器件的光吸收效率与光电转化效率有明显提升。因此,器件在-2 V偏压条件和5μW/cm^(2)紫外光照射下,展示出较高的响应度(395.2 A/W)和较大的探测率(4.425×10^(15)Jones)值。该研究丰富了界面工程技术在Gr基紫外光电探测器的应用,为制备高性能紫外探测器提供了可能。

关键词：氮化镓二维/三维金属有机化学气相沉积紫外探测器

国有企业应与时俱进全面优化人力资源培训工作

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

中国商界 2024年第1期 158-160页

作者：茅天玮北京智芯半导体科技有限公司

国有企业为国家的经济增长作出了巨大的贡献。然而,在市场经济的冲击下,国有企业也面临一系列挑战和问题,包括效率低下、创新能力不足等。为了提升国有企业的竞争力和可持续发展能力,人力资源培训变得非常重要。人力资源培训可以帮助国... 详细信息

国有企业为国家的经济增长作出了巨大的贡献。然而,在市场经济的冲击下,国有企业也面临一系列挑战和问题,包括效率低下、创新能力不足等。为了提升国有企业的竞争力和可持续发展能力,人力资源培训变得非常重要。人力资源培训可以帮助国有企业提升员工的素质和能力,加强组织的核心竞争力,提高企业运营效率和创新能力。因此,需要对国有企业人力资源培训进行深入研究,以提供相应的管理策略和方法。

关键词：人力资源培训国有企业企业运营效率核心竞争力可持续发展能力创新能力企业的竞争力全面优化

维普期刊数据库博看期刊

一种基于JFET输入的高压摆率集成运算放大器

在线全文

学校读者我要写书评

暂无评论

半导体技术 2024年

作者：张子扬贵州振华风光半导体股份有限公司

基于双极型集成工艺设计并制作了一种高压摆率、低输入偏置电流、低输入失调电流的运算放大器。输入级采用P沟道结型场效应晶体管（PJFET）共源结构，有利于减小输入偏置电流，提高对信号接收的灵敏度，实现高输入阻抗、低偏置电流、低... 详细信息

基于双极型集成工艺设计并制作了一种高压摆率、低输入偏置电流、低输入失调电流的运算放大器。输入级采用P沟道结型场效应晶体管（PJFET）共源结构，有利于减小输入偏置电流，提高对信号接收的灵敏度，实现高输入阻抗、低偏置电流、低输入失调电流和高压摆率。增益级采用常规的共射放大电路结构。输出级采用互补推挽输出结构提升了驱动负载的能力，并克服交越失真。测试结果表明：在电源电压±15 V时，在25 ℃环境温度下，开环电压增益为114.49 dB，正压摆率为12.33 V/μs，负压摆率为-9.76 V/μs，输入偏置电流为42.52 pA，输入失调电流为4.23 pA，输出电压摆幅达到-13.56～14.16 V，共模抑制比为105.56 dB，电源抑制比为107.91 dB。

关键词： JFET输入级双极型高压摆率宽频带低失调电流

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

税务筹划在企业经营管理中的应用实践研究

现代商业研究 2024年第3期 179-181页

作者：许丽欢芯鼎微(中山)光电半导体有限公司

税务筹划作为企业经营管理的关键组成部分，一直是经济学研究领域的热点。随着全球经济的不断发展和国际贸易形势的日益复杂，企业在税务方面的合规性和筹划成为其实现长期可持续经营的重要因素。税务筹划需要在法律法规规定的范围内，... 详细信息

税务筹划作为企业经营管理的关键组成部分，一直是经济学研究领域的热点。随着全球经济的不断发展和国际贸易形势的日益复杂，企业在税务方面的合规性和筹划成为其实现长期可持续经营的重要因素。税务筹划需要在法律法规规定的范围内，通过合理规划企业的财务活动，提高企业的财务管理水平，降低税负，对提高企业竞争力和促进企业可持续发展具有深远的影响。本文分析了税务筹划在企业经营管理中应用的重要性，深入探讨了税务筹划在企业经营管理中的应用现状和问题，并提出了加强税务筹划在企业经营管理中应用的对策建议，以期为企业在复杂的税收环境中制定科学合理的税务策略提供有用的建议。

关键词：企业税负经营管理税务筹划

一种基于背对背贴装的QSFP-DD连接器过孔设计方法分析

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

电子技术（上海） 2024年第5期53卷 4-6页

作者：刘军柳雷王星篆芯半导体(南京)有限公司江苏211899

阐述使用Cadence 3D电磁场仿真工具Clarity,对QSFP-DD连接器和PCB焊盘引脚及其两端的过孔模型进行电磁仿真分析,可以实现一种在极低的PCB设计制作成本下基于背对背贴装QSFP-DD的扇出过孔方法。分析和仿真结果显示,该方法在可以不使用高... 详细信息

阐述使用Cadence 3D电磁场仿真工具Clarity,对QSFP-DD连接器和PCB焊盘引脚及其两端的过孔模型进行电磁仿真分析,可以实现一种在极低的PCB设计制作成本下基于背对背贴装QSFP-DD的扇出过孔方法。分析和仿真结果显示,该方法在可以不使用高成本PCB技术的基础上实现其功能。

关键词：集成电路设计 56G-PAM4 QSFP-DD 背对背贴装信号完整性