检索结果-南通市图书馆

622Mbps BiCMOS PECL接口智能限幅放大器的设计与实现

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2010年第12期20卷 1267-1273页

作者：王蓉王志功管志强徐建东南大学射频与光电集成电路研究所南京210096

采用0.6μm BiCMOS工艺成功设计并实现了一个有伪发射极耦合逻辑(PECL)接口的新型622Mbps智能限幅放大器(LA)系统。该系统除了LA核心电路外,还包含了智能LA的接收信号强度指示(RSSI)模块、可变阈值丢失信号(LOS)检测模块、静噪控制电路... 详细信息

采用0.6μm BiCMOS工艺成功设计并实现了一个有伪发射极耦合逻辑(PECL)接口的新型622Mbps智能限幅放大器(LA)系统。该系统除了LA核心电路外,还包含了智能LA的接收信号强度指示(RSSI)模块、可变阈值丢失信号(LOS)检测模块、静噪控制电路和PECL接口电路。该系统可工作于3.3V或5V兼容电源,功耗分别为110mW和175mW。测试结果表明,对于622Mbps的输入信号,LA达到4mV灵敏度和50dB动态范围。信号强度检测范围高达44dB,可变报警阈值范围为1～100mV,同时保证报警迟滞为4dB。包括焊盘和静电保护电路(ESD)在内的完整芯片面积为2.22mm^2。

关键词：智能限幅放大器(LA) 自动静噪接收信号强度指示(RSSI) 丢失信号(LOS)检测,伪发射极耦合逻辑(PECL)接口

注入同步锁相环式时钟恢复电路MMIC的设计和实现

在线全文

学校读者我要写书评

暂无评论

固体电子学研究与进展 2005年第2期25卷 184-189页

作者：仇应华王志功朱恩冯军熊明珍夏春晓东南大学射频与光电集成电路研究所南京210096

设计了单片集成的超高速NRZ码时钟恢复电路,该电路采用注入同步压控振荡器结合锁相环的结构,在保持普通PLL型时钟恢复电路优点的同时,加快了锁相环的响应速度,提高了系统的稳定度。利用法国OMMIC公司的0.2μmGaAsPHEMT,制造了MMIC芯片,... 详细信息

设计了单片集成的超高速NRZ码时钟恢复电路,该电路采用注入同步压控振荡器结合锁相环的结构,在保持普通PLL型时钟恢复电路优点的同时,加快了锁相环的响应速度,提高了系统的稳定度。利用法国OMMIC公司的0.2μmGaAsPHEMT,制造了MMIC芯片,在输入速率为8.2Gb/s、长度为223-1伪随机序列的情况下,输出时钟的均方根抖动为1.6ps。芯片面积为1.5mm×2mm。采用-5V电源供电,功耗约为600mW。

关键词：时钟恢复锁相环注入同步压控振荡器

基于移位多项式基优化并行RS伴随式计算电路的方法

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2010年第12期20卷 1274-1280页

作者：张亮王志功胡庆生东南大学射频与光电集成电路研究所南京210096

研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路。针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度... 详细信息

研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路。针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度的并行伴随式计算改进电路。改进结构不仅降低了电路中有限域加法器的复杂度,并且通过将原有的多个小规模有限域乘法器简化为一个较大规模的乘法器,使得乘法器的复杂度也在很大程度上得到了降低。对并行度为8的RS(2040,2024)和RS(255,239)译码器的实验研究表明,上述的结构实现方法可比迭代匹配算法(IMA)节省约30%的资源,当并行度为64时,资源节省可达到50%。

关键词：里德-所罗门(RS)译码器并行伴随式计算电路移位多项式基低复杂度结构

应用于高速串行链路的噪声预测部分响应最大似然均衡

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2017年第1期47卷 6-11页

作者：张银行胡庆生东南大学射频与光电集成电路研究所南京210096

为了解决25 Gbit/s及以上的高速串行信号在背板信道传输中的信号完整性问题,研究了能够在高速率和低误码率(BER)之间取得折中效果的部分响应最大似然(PRML)均衡.基于噪声预测法,推导出能够有效降低硬件开销的噪声预测PRML均衡.在具有不... 详细信息

为了解决25 Gbit/s及以上的高速串行信号在背板信道传输中的信号完整性问题,研究了能够在高速率和低误码率(BER)之间取得折中效果的部分响应最大似然(PRML)均衡.基于噪声预测法,推导出能够有效降低硬件开销的噪声预测PRML均衡.在具有不同衰减特性的背板信道和不同调制方式下,采用判决反馈均衡(DFE)、PRML均衡和噪声预测PRML均衡3种均衡方式对误码率性能和硬件复杂度进行了研究分析.结果表明,对于25 Gbit/s的非归零(NRZ)信号,噪声预测PRML均衡的误码率性能优于DFE和PRML均衡;而对于12.5 Gbit/s的四电平脉冲振幅调制(4PAM)信号,PRML均衡的误码率性能优于DFE均衡;噪声预测PRML均衡的硬件复杂度优于PRML均衡,更适合应用于高速串行链路中.

关键词：信号完整性噪声预测硬件复杂度串行链路

带ESD保护的2.4GHz低噪声放大器的分析与设计

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2010年第4期20卷 403-409页

作者：张浩李智群东南大学射频与光电集成电路研究所南京210096

分析了静电放电(ESD)保护对源极电感负反馈低噪声放大器(LNA)的输入阻抗匹配和噪声匹配的影响。给出了带ESD保护的低噪声放大器在功耗限定的条件下同时满足功率匹配和噪声匹配的优化方法,基于该方法,采用0.18μm RF CMOS工艺设计了应用... 详细信息

分析了静电放电(ESD)保护对源极电感负反馈低噪声放大器(LNA)的输入阻抗匹配和噪声匹配的影响。给出了带ESD保护的低噪声放大器在功耗限定的条件下同时满足功率匹配和噪声匹配的优化方法,基于该方法,采用0.18μm RF CMOS工艺设计了应用于无线传感网(WSN)的2.4GHz低噪声放大器。测试结果表明,低噪声放大器噪声系数(NF)为1.69dB,增益为15.2 dB,输入1 dB压缩点和输入三阶截点(IIP3)分别为-8dBm和1dBm,在1.8V电源电压下消耗电流3.1mA。

关键词：低噪声放大器(LNA) 静电放电保护(ESD) 噪声优化无线传感网(WSN) 互补金属氧化物半导体(CMOS)

一种基于IWOLA的脉冲星消色散数字终端设计

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2015年第2期45卷 208-213页

作者：王显海孟桥张健伟张添翼东南大学射频与光电集成电路研究所南京210096

在基于FPGA的脉冲星消色散数字终端中,为了解决片内高速RAM资源的系统设计瓶颈,提出了一种基于IWOLA算法的多相滤波器组(PFB),并基于该算法构建了一种针对宽带实输入信号的脉冲星消色散数字终端.该数字终端通过约简多子带进行处理.理论... 详细信息

在基于FPGA的脉冲星消色散数字终端中,为了解决片内高速RAM资源的系统设计瓶颈,提出了一种基于IWOLA算法的多相滤波器组(PFB),并基于该算法构建了一种针对宽带实输入信号的脉冲星消色散数字终端.该数字终端通过约简多子带进行处理.理论分析结果表明,该数字终端节省了系统对高速RAM和后续信号处理单元的需求,在保证时间分辨率的前提下提高了频率分辨率.另外,该数字终端计算效率高,且克服了基于PDFT算法的系统设计缺陷.当脉冲星消色散终端中FFT模块的长度为8 192时,基于IWOLA算法的脉冲星消色散数字终端最大节省了25%的BRAM资源.仿真实验结果表明,该系统的性能满足设计要求.

关键词： PDFT IWOLA算法 FPGA 消色散

在线全文

学校读者我要写书评

暂无评论

10GBASE-X物理层并行光传输研究

高技术通讯 2007年第7期17卷 661-666页

作者：苗澎王志功东南大学射频与光电集成电路研究所南京210096

研究了符合IEEE802.3ae标准的万兆以太网10GBASE-X物理层技术,建立了万兆以太网10GBASE-X物理层点到点并行光传输系统.该系统由10GE连接单元接口（XAUI）与10Gb介质无关接口（XGMII）转换芯片、4×3.125Gbit/s 850nm自制垂直腔面发射激... 详细信息

研究了符合IEEE802.3ae标准的万兆以太网10GBASE-X物理层技术,建立了万兆以太网10GBASE-X物理层点到点并行光传输系统.该系统由10GE连接单元接口（XAUI）与10Gb介质无关接口（XGMII）转换芯片、4×3.125Gbit/s 850nm自制垂直腔面发射激光器（VCSEL）并行光发射模块与并行光接收模块构成.利用现场可编程门阵列（FPGA）实现了10GBASE-X物理层编解码子层（PCS）、物理介质连接子层（PMA）的全部功能,光互联采用2m并行12芯400MHz·km 62.5μm多模带状光纤.经逻辑分析仪（Agilent 1682A）在接收端低速IO引脚测试,在接收端恢复出发端的万兆以太网帧结构数据,逻辑功能正确.

关键词：万兆以太网10GBASE-X物理层 10GE连接单元接口 10Gb介质无关接口并行光传输

低功耗低相位噪声4．8GHz CMOS压控振荡器芯片设计

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

高技术通讯 2011年第12期21卷 1285-1290页

作者：樊祥宁曾军李斌朱薇薇东南大学射频与光电集成电路研究所南京210096

采用TSMC0．181μm RFCMOS工艺设计并实现了一个应用于无线传感器网络射频前端频率综合器的低功耗、低相位噪声4．8GHz电感电容压控振荡器。此振荡器的核心电路采用电流源偏置的互补差分负阻结构，降低了电路对电源电压变化的灵敏度和... 详细信息

采用TSMC0．181μm RFCMOS工艺设计并实现了一个应用于无线传感器网络射频前端频率综合器的低功耗、低相位噪声4．8GHz电感电容压控振荡器。此振荡器的核心电路采用电流源偏置的互补差分负阻结构，降低了电路对电源电压变化的灵敏度和功耗。电感电容谐振腔采用了降低相位噪声的设计方法。在不恶化相位噪声性能的前提下，核心电路还采用3比特的开关电容阵列提高了振荡器的频率调谐范围。测试结果表明，在电源电压为1．8V时，此振荡器的频率调谐范围可达20％，可有效克服因电源波动、工艺角偏差以及温度变化等而引起的偏差；振荡频率为4．8GHz时，频偏为3MHz处的相位噪声为-121．68dBc／Hz。芯片带焊盘面积为700μm×900μm。核心电路仅消耗1．5mA电流。

关键词：压控振荡器(VCO) 低功耗低相位噪声谐振腔设计无线传感器网络(WSN)

基于0.18μm CMOS工艺的2GS/s 6 bit数模转换器

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2012年第5期42卷 837-842页

作者：张翼孟桥李小梅唐凯东南大学射频与光电集成电路研究所南京210096

根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯... 详细信息

根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯国际0.18μm CMOS工艺下完成电路的版图设计和流片,芯片面积为975μm×775μm.对芯片进行的键合测试表明,其微分非线性为0.11 LSB,积分非线性为0.25 LSB;当采样时钟频率为2 GHz,输入信号频率为13.3 MHz时,无杂散动态范围为52.1 dB,功耗为79 mW.

关键词：数模转换器超高速超宽带 CMOS工艺分段电流舵