检索结果-南通市图书馆

155 Mbit/s和622 Mbit/s速率0.6μm CMOS工艺光纤用户网专用集成电路的部分核心芯片

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2003年第10期13卷 1-4页

作者：梁帮立王志功田俊章丽熊明珍东南大学射频与光电集成电路研究所南京210096

采用国内的CSMC HJ 0 .6 μmCMOS工艺实现了 15 5Mb/s和 6 2 2Mb/s速率的光纤用户网专用集成电路的部分核心芯片。芯片测试结果表明 ,激光二极管驱动电路(LDD) ,前置放大器 (Pre Amp)和限幅放大器 (LA)集成电路达到了世界同类集成电路... 详细信息

采用国内的CSMC HJ 0 .6 μmCMOS工艺实现了 15 5Mb/s和 6 2 2Mb/s速率的光纤用户网专用集成电路的部分核心芯片。芯片测试结果表明 ,激光二极管驱动电路(LDD) ,前置放大器 (Pre Amp)和限幅放大器 (LA)集成电路达到了世界同类集成电路的水平。

关键词：光纤通信激光二极管驱动电路前置放大器集成电路限幅放大器集成电路 CMOS工艺芯片

24Gb／s 0．2μm PHEMT激光器／激光调制器驱动电路

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2004年第5期14卷 48-50页

作者：黄颋王志功朱恩夏春晓东南大学射频与光电集成电路研究所，南京210096

研制成功一种应用于高速光纤通信系统的激光器／激光调制器驱动集成电路。该电路采用具有薄膜电阻、MIM(Metal-Insulator-Metal)电容和螺旋电感的栅长为0．2 μm的AlGaAs／InGaAs／GaAsPHEMT(Pseudomorphic Hish Electron Mobihty Transistors)工艺。最大信号带宽超过12GHz，在12Gb／s速率下得到了高质量的测试眼图，其单端输出电压摆幅达到3．4V。基于测试结果，我们估计该电路的最高工作速率超过24Gb／s。该电路采用-4．5V单电源供电，功耗小于1．8W。

关键词：光纤通信激光调制器驱动器激光器 PHEMT 薄膜电阻

1．25Gbit／s0．25μmCMOS时钟恢复电路

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

高技术通讯 2004年第2期14卷 22-24页

作者：王晓明胡艳王志功苗澎熊明珍东南大学射频与光电集成电路研究所，南京210096

1．25Gbit／s时钟恢复电路由TSMC0．25μm数字CMOS工艺实现。它包含鉴频鉴相器、环路滤波器及压控振荡器。压控振荡器采用一种改进型四级环形振荡器结构，具有正交输出，在其较宽调谐范围内输出电压摆幅恒定。该电路工作速率为1．03—1... 详细信息

1．25Gbit／s时钟恢复电路由TSMC0．25μm数字CMOS工艺实现。它包含鉴频鉴相器、环路滤波器及压控振荡器。压控振荡器采用一种改进型四级环形振荡器结构，具有正交输出，在其较宽调谐范围内输出电压摆幅恒定。该电路工作速率为1．03—1．4Gbit／s。在恢复时钟频率为1．25GHz时测量的时钟有效值抖动为4．6ps。

关键词：时钟恢复电路数字电路集成电路压控振荡器鉴频鉴相器数字通信 CMOS工艺环路滤波器

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

3.6～4.7GHz低噪声放大器

固体电子学研究与进展 2006年第2期26卷 179-182页

作者：华明清王志功蔺兰峰东南大学射频与光电集成电路研究所南京电子器件研究所

以一种经典的窄带低噪声放大器结构为基础,分析级联放大器的S参数,通过优化元件参数,获得了一种在3.6～4.7 GH z范围内具有低输入回波损耗、低噪声系数的放大器。采用标准的0.18μm RF CM O S工艺进行了设计和实现。芯片面积为0.6 mm×1... 详细信息

以一种经典的窄带低噪声放大器结构为基础,分析级联放大器的S参数,通过优化元件参数,获得了一种在3.6～4.7 GH z范围内具有低输入回波损耗、低噪声系数的放大器。采用标准的0.18μm RF CM O S工艺进行了设计和实现。芯片面积为0.6 mm×1.5 mm。测试结果表明:在3.6～4.7 GH z的范围内,该宽带低噪声放大器输入回波损耗小于-14 dB;噪声系数小于2.8 dB,增益大于10 dB。在1.8 V电源下功耗约为45 mW。

关键词：低噪声放大器输入回波损耗噪声系数

Function electrical stimulation circuit for neural signal regeneration system

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

Journal of Southeast University(English Edition) 2007年第4期23卷 512-515页

作者：王珏李文渊王志功东南大学射频与光电集成电路研究所

A low-power, high-gain circuit for function electrical stimulation （FES） is designed for the microelectronic neural signal regeneration system based on CSMC （CSMC Technologies Corporation） 0. 6μm CMOS （complementary metal-oxide-semiconductor transistor） technology. It can be used to stimulate microelectrodes connected with the nerve bundles to regenerate neural signals. This circuit consists of two stages： a full differential folded-cascode amplifier input stage and a complementary class-AB output stage with an overload protection circuit. The rail-to-rail input and output stages are used to ensure a wide range of input and output voltages. The simulation results show that the gain of the circuit is 81 dB; the 3 dB-bandwidth is 295 kHz. The chip occupies a die area of 1.06 mm × 0. 52 mm. The on-wafer measurement results show that under a single supply voltage of ＋ 5 V, the DC power consumption is about 7. 5 mW and the output voltage amplitude is 4. 8 V. The chip can also mn well under single supply voltage of ＋ 3.3 V.

关键词： low-power rail-to-rail neural signal voltage drive

在线全文

学校读者我要写书评

暂无评论

应用于流水线ADC的无采样保持前端设计

微电子学 2024年

作者：刘雅琴陈兴国张明刘海涛张翼南京邮电大学集成电路科学与工程学院南京筠芯科技有限公司江苏润石科技有限公司南京邮电大学射频集成与微组装技术国家地方联合工程实验室

基于0.35μ m CMOS工艺设计了一款无采样保持前端电路。该电路移除采样保持电路节省了功耗和面积，并通过栅压自举开关的运用改善了输入采样线性度；调整MDAC和Flash比较器采样网络带宽、新增开关配合时序减小比较器失调的方法减小了流... 详细信息

基于0.35μ m CMOS工艺设计了一款无采样保持前端电路。该电路移除采样保持电路节省了功耗和面积，并通过栅压自举开关的运用改善了输入采样线性度；调整MDAC和Flash比较器采样网络带宽、新增开关配合时序减小比较器失调的方法减小了流水线子级的总误差，可以很好地应用于低功耗、高速的流水线ADC中。将设计的无采样保持前端应用于8位100 MSps流水线型ADC中进行验证。ADC测试结果表明：3 V电压下，采样率为100 MSps，输入信号频率为70.1 MHz时，信噪比（SNR）为46.65 dB，无杂散动态范围（SFDR）为52.16 dBc，功耗为90mW，证明本设计中的无采样保持前端性能良好。

关键词：流水线模数转换器无采样保持前端孔径误差开关电容比较器低功耗

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

万兆以太网物理层编码芯片设计

数据采集与处理 2004年第1期19卷 95-98页

作者：费瑞霞朱恩周忻赵文虎王志功东南大学射频与光电集成电路研究所南京210096

提出了一种并行处理的编解码方案。采用这种方案 ,设计了万兆以太网 1 0 G BASE-R标准的物理编码子层发送端芯片。芯片由 64b/ 66b编码、扰码和变速箱 3部分组成。考虑到测试问题 ,该芯片内置了伪随机码数据源。这种方案的优点是逻辑简... 详细信息

提出了一种并行处理的编解码方案。采用这种方案 ,设计了万兆以太网 1 0 G BASE-R标准的物理编码子层发送端芯片。芯片由 64b/ 66b编码、扰码和变速箱 3部分组成。考虑到测试问题 ,该芯片内置了伪随机码数据源。这种方案的优点是逻辑简单、速度快。芯片采用 TSMC 0 .1 8μm CMOS工艺 ,用全定制方式实现。芯片引脚分布时参照 PLCC48规格。

关键词：万兆以太网物理层编码芯片设计扰码器并行处理数据速率局域网

基于蓝宝石基压电异质衬底的高频低损耗SAW滤波器

在线全文

学校读者我要写书评

暂无评论

微波学报 2024年

作者：田雪娣吴进波郑鹏程房晓丽游天桂杨义张师斌欧欣上海理工大学材料与化学学院中国科学院上海微系统与信息技术研究所集成电路材料全国重点实验室

5G射频前端对滤波器的工作频率、插入损耗以及带外抑制等提出了更高的要求，基于压电异质衬底的声表面波（SAW）滤波器是潜在解决方案之一。本文基于蓝宝石基单晶钽酸锂薄膜异质集成衬底（LTOS）实现了一种高频低损耗滤波器。通过对比... 详细信息

5G射频前端对滤波器的工作频率、插入损耗以及带外抑制等提出了更高的要求，基于压电异质衬底的声表面波（SAW）滤波器是潜在解决方案之一。本文基于蓝宝石基单晶钽酸锂薄膜异质集成衬底（LTOS）实现了一种高频低损耗滤波器。通过对比实验证明了蓝宝石衬底可以有效降低射频损耗。采用多零点方案设计滤波器，并利用倾斜电极抑制横向高阶模，实现了平坦的滤波器通带。制备的谐振器在3 GHz以上实现了高达1823的Q值；制备的滤波器中心频率为3.61 GHz，最小插入损耗为1.25 dB，3 dB带宽为112 MHz，带外抑制约40 dB且通带平坦。

关键词：蓝宝石上钽酸锂(LTOS) 声表面波水平剪切(SH)模式谐振器声学滤波器

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

小波图像去噪算法的DSP实现

系统工程与电子技术 2005年第1期27卷 167-169页

作者：吴明赞王志功东南大学射频与光电集成电路研究所江苏南京210096

小波变换在图像处理中的应用一般都是编制软件,在PC机上进行,这种方法应用在离线图像处理中,则实时图像处理必须用硬件实现。将图像去噪的小波算法在ADI公司BlackfinDSP系列产品之一的ADSP 21535芯片上实现,将算法的VC下的C++程序经过... 详细信息

小波变换在图像处理中的应用一般都是编制软件,在PC机上进行,这种方法应用在离线图像处理中,则实时图像处理必须用硬件实现。将图像去噪的小波算法在ADI公司BlackfinDSP系列产品之一的ADSP 21535芯片上实现,将算法的VC下的C++程序经过优化后,在ADSP 21535仿真器上进行实验。结果表明,利用该DSP芯片的资源处理图像,能达到图像处理的实时性要求,且图像处理质量高,芯片资源还有较大的潜力。

关键词：小波算法图像处理 DSP芯片