检索结果-南通市图书馆

应用于高速串行链路的噪声预测部分响应最大似然均衡

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2017年第1期47卷 6-11页

作者：张银行胡庆生东南大学射频与光电集成电路研究所南京210096

为了解决25 Gbit/s及以上的高速串行信号在背板信道传输中的信号完整性问题,研究了能够在高速率和低误码率(BER)之间取得折中效果的部分响应最大似然(PRML)均衡.基于噪声预测法,推导出能够有效降低硬件开销的噪声预测PRML均衡.在具有不... 详细信息

为了解决25 Gbit/s及以上的高速串行信号在背板信道传输中的信号完整性问题,研究了能够在高速率和低误码率(BER)之间取得折中效果的部分响应最大似然(PRML)均衡.基于噪声预测法,推导出能够有效降低硬件开销的噪声预测PRML均衡.在具有不同衰减特性的背板信道和不同调制方式下,采用判决反馈均衡(DFE)、PRML均衡和噪声预测PRML均衡3种均衡方式对误码率性能和硬件复杂度进行了研究分析.结果表明,对于25 Gbit/s的非归零(NRZ)信号,噪声预测PRML均衡的误码率性能优于DFE和PRML均衡;而对于12.5 Gbit/s的四电平脉冲振幅调制(4PAM)信号,PRML均衡的误码率性能优于DFE均衡;噪声预测PRML均衡的硬件复杂度优于PRML均衡,更适合应用于高速串行链路中.

关键词：信号完整性噪声预测硬件复杂度串行链路

一种基于IWOLA的脉冲星消色散数字终端设计

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2015年第2期45卷 208-213页

作者：王显海孟桥张健伟张添翼东南大学射频与光电集成电路研究所南京210096

在基于FPGA的脉冲星消色散数字终端中,为了解决片内高速RAM资源的系统设计瓶颈,提出了一种基于IWOLA算法的多相滤波器组(PFB),并基于该算法构建了一种针对宽带实输入信号的脉冲星消色散数字终端.该数字终端通过约简多子带进行处理.理论... 详细信息

在基于FPGA的脉冲星消色散数字终端中,为了解决片内高速RAM资源的系统设计瓶颈,提出了一种基于IWOLA算法的多相滤波器组(PFB),并基于该算法构建了一种针对宽带实输入信号的脉冲星消色散数字终端.该数字终端通过约简多子带进行处理.理论分析结果表明,该数字终端节省了系统对高速RAM和后续信号处理单元的需求,在保证时间分辨率的前提下提高了频率分辨率.另外,该数字终端计算效率高,且克服了基于PDFT算法的系统设计缺陷.当脉冲星消色散终端中FFT模块的长度为8 192时,基于IWOLA算法的脉冲星消色散数字终端最大节省了25%的BRAM资源.仿真实验结果表明,该系统的性能满足设计要求.

关键词： PDFT IWOLA算法 FPGA 消色散

12 Gbit/s CMOS DNFFCG差分跨阻放大器的设计（英文）

在线全文

学校读者我要写书评

暂无评论

Journal of Southeast University(English Edition) 2018年第1期34卷 1-5页

作者：范忱王蓉王志功东南大学射频光电与集成电路研究所南京210096

提出了一种12-Gbit/s的低功耗、宽带CMOS具有双反馈结构的前馈共栅差分跨阻放大器,用于甚短距离传输光电集成电路接收机.通过将输入节点的主极点提高到一个较高的频率,增大了放大器带宽.此外,采用2个反馈环路降低输入等效电阻,从而进一... 详细信息

提出了一种12-Gbit/s的低功耗、宽带CMOS具有双反馈结构的前馈共栅差分跨阻放大器,用于甚短距离传输光电集成电路接收机.通过将输入节点的主极点提高到一个较高的频率,增大了放大器带宽.此外,采用2个反馈环路降低输入等效电阻,从而进一步提高了带宽.提出的跨阻放大器采用TSMC0.18μm CMOS工艺制造.整个电路具有较小的芯片面积,其核心面积仅为0.0036 mm^2.在不考虑两级差分的缓冲放大器时,其功耗为14.6 mW.测试结果表明,在1.8V的电源电压下,实现了9GHz的3dB带宽和49.2dBΩ的跨阻增益.测量的平均输入噪声电流功率谱密度为28.1 p A/Hz^(1/2).在相同的工艺条件下,与已发表的文献相比,DNFFCG差分跨组放大器具有最佳的增益带宽积.

关键词：短距离光电集成电路负反馈前馈共栅跨阻增益

带有二进制开关和恒跨导偏置的信号求和型可编程增益放大器（英文）

在线全文

学校读者我要写书评

暂无评论

Journal of Southeast University(English Edition) 2017年第2期33卷 134-139页

作者：马力王志功徐建东南大学射频光电与集成电路研究所南京210096

提出了一种基于信号求和结构的新型可编程增益放大器.不同于传统的信号求和可变增益放大器,在本设计中,通过二进制开关的控制接入分流管的宽长比来实现分流管的跨导改变.二进制的设计可以实现精确的6 dB增益步长.恒跨导偏置技术保证了... 详细信息

提出了一种基于信号求和结构的新型可编程增益放大器.不同于传统的信号求和可变增益放大器,在本设计中,通过二进制开关的控制接入分流管的宽长比来实现分流管的跨导改变.二进制的设计可以实现精确的6 dB增益步长.恒跨导偏置技术保证了电路实现精确的增益,且不受工艺、电压和温度变化的影响.P-well NM OS技术消除了背栅效应对增益误差的影响.低增益采用源极退化技术实现,实现了信号强度较大时,电路具有高线性度.所设计的可编程增益放大器采用0.18μm CMOS工艺制造.测试结果显示,增益范围为0~24 dB,增益步长6 dB,最大增益误差为0.3 d B.在不同增益下,电路都能保证恒定210 MHz带宽.OIP3和最小噪声系数分别为20.9 d Bm和11.1 dB.电路版图紧凑,核心面积为0.068 mm^2.在1.8 V的电源电压下,消耗4.8 mW功率.

关键词：可编程增益放大器可变增益放大器信号求和结构恒跨导偏置

一个用于背板通信的24Gb/s高速自适应组合均衡器

在线全文

学校读者我要写书评

暂无评论

电子学报 2017年第7期45卷 1608-1612页

作者：张明科胡庆生东南大学射频与光电集成电路研究所江苏南京210096

本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)和2抽头判决反馈均衡器(Decision Feedback Equalizer,DFE)的组合结构来消除信道码间干扰中的前标分量和后... 详细信息

本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)和2抽头判决反馈均衡器(Decision Feedback Equalizer,DFE)的组合结构来消除信道码间干扰中的前标分量和后标分量.在设计中,CTLE采用双路均衡器结构补偿信道不同频率的损耗,减小了电路的面积和功耗;DFE采用半速率预处理结构来缓解传统DFE结构中关键反馈路径的时序限制,并采用模拟最小均方(Least Mean Square,LMS)算法电路控制DFE系数的自适应.电路采用IBM 0.13μm Bi CMOS工艺设计并实现,测试结果表明对于经过18英寸背板后眼图完全闭合的24Gb/s的信号,均衡后的眼图水平张开度达到了0.81UI.整个均衡器芯片包括焊盘在内的芯片面积为0.78×0.8mm^2,在3.3V的电源电压下,功耗为624m W.

关键词：背板通信连续时间线性均衡器(CTLE) 判决反馈均衡器(DFE) 码间干扰(ISI)

在线全文

学校读者我要写书评

暂无评论

一种前馈架构的Σ-Δ调制器设计

微电子学 2019年第3期49卷 331-335页

作者：陈笑王志功黎飞东南大学射频与光电集成电路研究所

基于40 nm CMOS工艺,设计了一种前馈架构的3阶1位量化离散时间Σ-Δ调制器。该调制器的信号带宽为100 kHz,过采样比为128。为了适应低电压环境,输入端开关采用栅压自举结构以提升采样信号的线性度,运算放大器采用两级结构以增加输出摆... 详细信息

基于40 nm CMOS工艺,设计了一种前馈架构的3阶1位量化离散时间Σ-Δ调制器。该调制器的信号带宽为100 kHz,过采样比为128。为了适应低电压环境,输入端开关采用栅压自举结构以提升采样信号的线性度,运算放大器采用两级结构以增加输出摆幅。为了降低系统功耗,比较器采用动态结构实现。仿真结果表明,在1.2 V电源电压下,该调制器的最高信噪比为88.1 dB,功耗为1.5 mW。

关键词： Σ-Δ调制器前馈架构栅压自举开关两级运算放大器

基于0.18μm CMOS工艺的2GS/s 6 bit数模转换器

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2012年第5期42卷 837-842页

作者：张翼孟桥李小梅唐凯东南大学射频与光电集成电路研究所南京210096

根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯... 详细信息

根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯国际0.18μm CMOS工艺下完成电路的版图设计和流片,芯片面积为975μm×775μm.对芯片进行的键合测试表明,其微分非线性为0.11 LSB,积分非线性为0.25 LSB;当采样时钟频率为2 GHz,输入信号频率为13.3 MHz时,无杂散动态范围为52.1 dB,功耗为79 mW.

关键词：数模转换器超高速超宽带 CMOS工艺分段电流舵

应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2013年第3期43卷 473-477页

作者：唐欣黄风义唐旭升邵明驰东南大学射频与光电集成电路研究所南京210096

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,... 详细信息

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86～5.28和3.14～3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz.

关键词：压控振荡器(VCO) CMOS IMT-advanced UWB 相位噪声

基于Σ-Δ调制的单比特非线性BP人工神经网络的硬件实现

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2013年第12期23卷 1316-1322页

作者：郭晓丹孟桥梁勇东南大学射频与光电集成电路研究所东南大学教育部射频与光电集成电路研究中心

提出了一种基于∑-△调制(SDM)的单比特BP人工神经网络的硬件实现方法。设计了基于∑-△单比特信号的非线性立方根运算单元,并以此为激活函数单元构建了BP人工神经网络,网络中各神经元的输入输出均为基于∑-△调制的单比特信号。在此基... 详细信息

提出了一种基于∑-△调制(SDM)的单比特BP人工神经网络的硬件实现方法。设计了基于∑-△单比特信号的非线性立方根运算单元,并以此为激活函数单元构建了BP人工神经网络,网络中各神经元的输入输出均为基于∑-△调制的单比特信号。在此基础上实现S函数逼近和网络隐含层的非线性输出。同时采用低环路延时加法器、混合信号乘法器作为关键运算单元,减少了硬件消耗,提高了运算精度。最后在可编程门阵列(FPGA)上实现整个非线性BP人工神经网络,并通过函数逼近的实例验证了该网络的功能。

关键词：单比特人工神经网络非线性 BP网络 Sigma-Delta 可编程门阵列(FPGA)