检索结果-南通市图书馆

An E-band CMOS frequency quadrupler with 1.7-dBm output power and 45-dB fundamental suppression

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2022年第9期43卷 46-52页

作者： Xiaofei Liao Dixian Zhao Xiaohu You National Mobile Communication Research Laboratory Southeast UniversityNanjing 211189China Purple Mountain Laboratories Nanjing 211111China

This paper presents an E-band frequency quadrupler in 40-nm CMOS technology.The circuit employs two push-push frequency doublers and two single-stage neutralized amplifiers.The pseudo-differential class-B biased cascode topo-logy is adopted for the frequency doubler,which improves the reverse isolation and the conversion gain.Neutralization tech-nique is applied to increase the stability and the power gain of the amplifiers simultaneously.The stacked transformers are used for single-ended-to-differential transformation as well as output bandpass filtering.The output bandpass filter enhances the 4th-harmonic output power,while rejecting the undesired harmonics,especially the 2nd harmonic.The core chip is 0.23 mm^(2)in size and consumes 34 mW.The measured 4th harmonic achieves a maximum output power of 1.7 dBm with a peak conversion gain of 3.4 dB at 76 GHz.The fundamental and 2nd-harmonic suppressions of over 45 and 20 dB are achieved for the spectrum from 74 to 82 GHz,respectively.

关键词： capacitor neutralization CMOS E-band frequency doubler frequency quadrupler push-push

在线全文

学校读者我要写书评

暂无评论

宽带高效率二倍频器的设计

天津大学学报（自然科学与工程技术版） 2022年第5期55卷 504-511页

作者：傅海鹏郑玉学陆敏天津大学微电子学院天津300072 中兴通讯股份有限公司深圳518057 移动网络和移动多媒体技术国家重点实验室深圳518057

针对共源二倍频器匹配电路版图面积较大和传统共基二倍频器变频增益低的问题,本文提出一种二次谐波短路的共基二倍频器电路.共基结构和共源结构相比输出电容较小使得匹配电路尺寸较小,同时在输入端引入二次谐波短路电路,有效提升了共基... 详细信息

针对共源二倍频器匹配电路版图面积较大和传统共基二倍频器变频增益低的问题,本文提出一种二次谐波短路的共基二倍频器电路.共基结构和共源结构相比输出电容较小使得匹配电路尺寸较小,同时在输入端引入二次谐波短路电路,有效提升了共基二倍频器的变频增益.该二倍频器由push-push二倍频器电路和驱动放大器构成,其中前者用来产生二倍频信号,后者用来对二倍频信号进行放大输出以便驱动二倍频器的后一级电路.基于对晶体管偏置与二次谐波输出功率关系的研究,将晶体管偏置在AB类提升了输出功率和变频增益.输入端共模点接地减小了输入匹配的相位误差,提升了基波抑制和三次谐波抑制.驱动放大器采用共发射极放大器结构,输出匹配部分采用并联电阻变压器结构用于提升匹配带宽.测试结果表明,在输入功率为2 dBm的条件下,3 dB带宽绝对频率范围是13.8~23.2 GHz(相对带宽50.8%),基波抑制带内优于32 dB,功率附加效率达到19%(输出功率5.2 dBm,直流功耗16 mW).二倍频器芯片(核心区域,不含测试焊盘)面积仅为0.245 mm^(2).

关键词：二倍频器 push-push 宽带高效率

在线全文

学校读者我要写书评

暂无评论

宽频带接收机本振信号关键电路的设计

宽频带接收机本振信号关键电路的设计

作者：陈奇超杭州电子科技大学

学位级别：硕士

雷达系统、近距离无线通信系统、无线局域网等系统的不断发展使得人们的生活得到了巨大的便利。射频前端芯片是无线通信的基础,射频收发机影响着无线通信系统的通信性能。为了支持未来的多波段多标准无线通信,超宽带设计成为了现代无线... 详细信息

雷达系统、近距离无线通信系统、无线局域网等系统的不断发展使得人们的生活得到了巨大的便利。射频前端芯片是无线通信的基础,射频收发机影响着无线通信系统的通信性能。为了支持未来的多波段多标准无线通信,超宽带设计成为了现代无线通信接收机设计的重要研究方向和趋势之一。本振链路是接收机的关键一环,本文针对接收机本振信号链路中的关键技术以及毫米波宽带技术展开了研究,主要对倍频器链路、驱动放大器以及多相滤波器进行了理论分析以及电路设计。论文主要工作如下:针对本振信号输出功率低,输出频率低的问题,基于45 nm SOI CMOS工艺设计了一款用于毫米波频段本振信号产生的四倍频链路,其结构由两级二倍频器和一级共源驱动放大器级联构成,最终输出10 GHz～40 GHz的倍频信号。其中二倍频器采用push-push结构,通过合理选取管子的尺寸和优化偏置点,以增强二次谐波的输出功率。为了将单端信号转换成差分信号和实现阻抗变换,基于push-push结构的倍频器使用了1:4的变压器巴伦。该巴伦使用了中心抽头电容方案来实现巴伦中心交流接地及平衡信号。后仿真结果表明:在整个频带范围内,当输入功率为0 d Bm时,二倍频的输出功率范围为0.7 d Bm～5.0 d Bm,基波抑制达到了27 d Bc以上。级联后的四倍频的输出功率范围为0.9 d Bm～6.8 d Bm,基波抑制大于10.6d Bc。基于0.13μm Si Ge Bi CMOS工艺设计了用于宽带接收机的正交本振信号链路,其结构主要由前后两级驱动放大器和多相滤波器组成。无源多相滤波器采用三级级联结构,同时通过设置三个不同的极频让其在宽频带范围内产生正交信号。考虑到无源寄生会对多相滤波器正交信号的幅度和相位不平衡造成较大的影响,本文通过分析改变了传统多相滤波器的版图结构布局,使得无源寄生更均匀分布在I/Q信号两路上,达到了较高的镜像抑制比。为了在宽频带范围内补偿多相滤波器的损耗,达到更大的增益以及更小的增益波动,驱动放大器采用了差分cascode结构和RC并联负反馈技术。驱动放大器同时引入自适应有源偏置电路来解决传统偏置电路静态工作点不稳定问题。后仿真结果表明:在17 GHz～42 GHz范围内,接收机本振链路的镜像抑制比IRR≥36.8 d B,I信号和Q信号增益≥11.9 d B,输入反射系数S11≤-12.3 d B,输出反射系数S22、S33≤-10.7 d B,输入1d B压缩点≥-11 d Bm,工作电流为40.3m A。

关键词：本振链路 push-push 多相滤波器倍频器镜像抑制比

采用微带谐振电路的push-push振荡器阵列

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

半导体信息 2010年第6期 18-18页

作者：孙再吉

Latest Improvements for Stainless Steel 20Hi Rolling Process:Ultimate Technical Breakthrough for Advanced Rolling Efficiency and Capex/Opex Optimization

在线全文

学校读者我要写书评

暂无评论

Latest Improvements for Stainless Steel 20Hi Rolling Process...