检索结果-南通市图书馆

LSB page refresh based retention error recovery scheme for MLC nand flash

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

Science China(Information Sciences) 2016年第4期59卷 121-131页

作者： Haozhi MA Lifang LIU Liyang PAN Jun XU Institute of Microelectronics Tsinghua University Tsinghua National Laboratory for Information Science and Technology

nand flash memories present inevitable decline in reliability due to scaling down and multilevel cell(MLC) technology. High retention error rate in highly program/erase(P/E) cycled blocks induces stronger ECC requirement in system, causing higher spare bits cost and hardware overhead. In this paper, a least significant bit(LSB) page refresh based retention recovery scheme is proposed to improve the retention reliability of highly scaled MLC nand flash. As in the scheme, LSB page refresh operation induces floating gate electron re-injection to compensate charge leakage during long retention time, and realizes retention error rate reduction. Experiment result on 2x-nm MLC nand flash exhibits more than 78% retention error rate reduction. Compared with reported retention error recovery scheme, the proposed scheme presents 2.5 times recovery efficiency promotion and 60% latency reduction.

关键词： nand flash reliability retention refresh data error recovery

重离子辐照引发的25 nm nand flash存储器数据位翻转

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

原子能科学技术 2023年第12期57卷 2264-2273页

作者：盛江坤许鹏邱孟通丁李利罗尹虹姚志斌张凤祁缑石龙王祖军西安高技术研究所陕西西安710025 强辐射脉冲环境模拟与效应全国重点实验室西北核技术研究所陕西西安710024

为研究不同注量下浮栅存储单元位翻转特点及其翻转截面变化,以及重离子入射导致的多单元翻转,以两款25 nm nand flash存储器为载体开展了重离子实验研究。实验结果表明,单个重离子在击中存储单元灵敏体积的情况下足以引起位翻转,位翻转... 详细信息

为研究不同注量下浮栅存储单元位翻转特点及其翻转截面变化,以及重离子入射导致的多单元翻转,以两款25 nm nand flash存储器为载体开展了重离子实验研究。实验结果表明,单个重离子在击中存储单元灵敏体积的情况下足以引起位翻转,位翻转比率随着注量累积基本呈线性变化。由于处于编程状态阈值电压分布低压区的存储单元倾向于在相邻或靠近的地址上集中分布,随着注量累积,这类存储单元数量迅速减少,而其他大量存储单元的翻转数增长率变化不明显,因此位翻转截面随注量累积呈下降趋势。重离子导致两款器件出现多单元翻转,多单元翻转呈现单列、双列以及列间隔等结构。利用离子电离径迹模型估算得到离子电离有效径迹半径,可以判定多单元翻转是由于一个离子的电离有效径迹覆盖了多个存储单元。

关键词： nand flash 浮栅重离子辐照注量相关性多单元翻转

nand flash高性能读写算法研究与实现

维普期刊数据库博看期刊

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

NAND Flash高性能读写算法研究与实现

作者：陈珂成都信息工程大学

学位级别：硕士

随着手机的不断更新,人们对于大容量、低成本、低功耗的存储器需求越来越大。在存储技术的不断发展过程中,nand flash平面技术发展趋向多值存储,同时三维存储器作为下一代nand存储技术成为现阶段研究的热点,但三维存储器在进一步微缩以... 详细信息

随着手机的不断更新,人们对于大容量、低成本、低功耗的存储器需求越来越大。在存储技术的不断发展过程中,nand flash平面技术发展趋向多值存储,同时三维存储器作为下一代nand存储技术成为现阶段研究的热点,但三维存储器在进一步微缩以及可靠性提升方面都面临着众多全新的挑战。针对多值存储,在大规模电流感应读取操作中,共源线噪声高达几百毫安。共源线噪声不仅使阈值分布产生右移,还会造成阈值分布展宽,导致读裕度减小;另一方面,随着存储状态的增多和存储阵列的扩大,共源线噪声越来越大,读裕度越来越小。读裕度是引起读误码率的首要因素,本文主要研究读裕度引起的读误码,并通过算法减小读误码率。算法的实现依靠于页缓存器,页缓存器是nand flash的核心部分,它的结构及其相应的算法实现了对nand flash的编程、读、擦除等操作。本文通过调研三星、海力士和东芝公司的页缓存器结构,分析总结其结构特点和优劣,以一种较优的页缓存器结构为基础进行算法的设计和结构的改进。为减小共源线噪声对nand flash读可靠性的影响,本文设计了一种可实现C/F(Coarse/Fine)读取操作的页缓存器电路,并设计实现了适用于此电路的C/F读取算法,显著减小了共源线噪声。该算法通过两次子读感应读取存储单元,在第一次子读感应中分辨出阈值电压较低的存储单元并标记在页缓存器中,使其不再进行第二次子读感应。通过隔离阈值电压较低的存储单元,使流过共源线的总电流减小,从而减小共源线噪声引起的阈值偏移。电路仿真计算表明,该支持C/F读取算法的页缓存器结构能够减小共源线噪声至少175.83mV,在很大程度上提高了nand flash读操作的精确性。

关键词： nand flash 多值存储页缓存器 C/F读取算法读可靠性

nand flash存储数据逻辑销毁技术研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

NAND Flash存储数据逻辑销毁技术研究

作者：郑光解放军信息工程大学

学位级别：硕士

nand flash存储数据残留会导致严重的数据安全问题，存储数据逻辑销毁技术成为了重要研究内容。覆写是数据销毁的重要方法之一，覆写内容和次数的选取依据值得探索，特别是选择最佳的覆写序列和最少的覆写次数，对nand flash存储数据应... 详细信息

nand flash存储数据残留会导致严重的数据安全问题，存储数据逻辑销毁技术成为了重要研究内容。覆写是数据销毁的重要方法之一，覆写内容和次数的选取依据值得探索，特别是选择最佳的覆写序列和最少的覆写次数，对nand flash存储数据应急销毁是非常重要的。本文分析了nand flash存储数据攻击模型，探索逻辑销毁安全与覆写序列和次数的关系，重点研究了基于覆写和跳变总数的nand flash存储数据逻辑销毁技术。 1．分析了nand flash的存储原理和特性、nand flash存储数据的逻辑销毁方法和主要的nand flash存储数据逻辑销毁标准。 2．从攻击者的角度分析nand flash存储数据攻击条件与目标，研究提出了基于覆写和跳变总数的nand flash存储数据恢复概率模型，详细地分析了恢复概率曲线特征，以及恢复概率与销毁覆写序列和覆写次数的关系，给出了安全销毁区间的概念，对研究nand flash逻辑销毁技术具有理论指导意义。 3．设计了一种基于密文保护的nand flash型密码载体应急逻辑销毁方案。该方案由数据加密机制和nand flash存储数据应急逻辑销毁算法两部分组成，支持敏感信息快速销毁和密文优化销毁。 4．设计了一种具有逻辑销毁功能的nand flash控制器，并对该控制器进行功能仿真与性能分析，验证了nand flash型密码载体应急逻辑销毁方案的可行性。

关键词： nand flash 逻辑销毁恢复概率应急销毁

nand flash错误特性模型及应用研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

NAND Flash错误特性模型及应用研究

作者：王世元哈尔滨工业大学

学位级别：硕士

nand flash作为存储器中性能卓越的佼佼者,具备生产制造成本低、可存储容量大、存储介质抗震抗磁性好、读写速度快并且数据非易失等优点,在民用消费电子领域备受青睐。同时,因其抗震防磁等物理特性,也被广泛应用于航空、航天、医疗等相... 详细信息

nand flash作为存储器中性能卓越的佼佼者,具备生产制造成本低、可存储容量大、存储介质抗震抗磁性好、读写速度快并且数据非易失等优点,在民用消费电子领域备受青睐。同时,因其抗震防磁等物理特性,也被广泛应用于航空、航天、医疗等相关领域,并且逐渐取代磁介质存储器成为主流的存储器。但nand flash的工艺发展使得其可靠性不断降低。由于nand flash使用寿命严格受限于平均位错误率(BER,Bit Error Rate),而BER随着数据驻留时间的增长而不断上升,错误校验码(ECC,Error Correcting Code)却仅仅能够提供有限的纠错能力,因此,研究相关nand flash错误特征和相关管理策略就变得十分有意义。本文针对nand flash实际使用的需要首先对nand flash的错误特性进行分析。然后通过硬件平台对实验数据采集,分析BER随着数据驻留时间和擦写(P/E,Program and Erase)周期次数的增长规律。最后对nand flash的错误进行建模。一方面,使用实测数据进行建模分析,另一方面,采用不同的拟合手段进行对比。实现了对nand flash数据综合错误的有效预测。接下去应用模型并结合nand flash错误特性展开以下两方面研究。(1)为了在不进行硬件升级或增强ECC校验算法能力的前提下延长数据的可靠驻留时间,本文对nand flash驻留错误位置固定度特性进行探索,提出一种延长数据可靠驻留时间的管理策略。该策略依据数据驻留错误的错误位置固定度特性并采用nand flash错误模型提供的数据。该策略的核心思想就是:结合错误模型和错误位置信息,在执行ECC前将错误位翻转为正确位,有效降低数据位置信息更新所占用的空间。(2)为了解决传统ECC纠错方案的高纠错能力ECC用于低磨损状态的nand flash中造成运算资源及存储空间的浪费的问题,本文对nand flash页可靠性差异特性进行探索,提出一种自适应的混合ECC编解码策略。该策略依据nand flash页可靠性差异特性并采用nand flash错误模型提供的数据。该策略的核心思想就是:针对不同使用阶段的数据页选择适配的ECC策略,避免单一高纠错能力ECC而导致的运算资源浪费和冗余区存储空间的消耗。

关键词：存储系统 nand flash 错误特征管理策略错误位置固定度页可靠性差异

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

nand flash存储管理的设计与实现

NAND Flash存储管理的设计与实现

作者：张小萌广东工业大学

学位级别：硕士

在信息技术飞速发展的今天,数字产品也日益普及,数据的存储与管理已成为人们关注的焦点。nand flash由于其价格低、体积小、存储量大等实用性特点成为嵌入式数据存储的主要介质。考虑nand flash的硬件特性,有必要对其进行数据存储管理。... 详细信息

在信息技术飞速发展的今天,数字产品也日益普及,数据的存储与管理已成为人们关注的焦点。nand flash由于其价格低、体积小、存储量大等实用性特点成为嵌入式数据存储的主要介质。考虑nand flash的硬件特性,有必要对其进行数据存储管理。nand flash存储管理的主要方法有两种：一种是通过闪存转换层将nand flash模拟成磁盘设备,采用通用文件系统进行管理;另一种是采用专门为nand flash设计的文件系统对其进行管理。考虑到以nand flash为存储设备的嵌入式系统一般都需要与计算机进行数据通信,采用第一种方法对nand flash进行存储管理设计可以保证与通用桌面系统的兼容性。本文的设计针对广泛应用的nand flash存储器,设计并实现闪存转换层将nand flash模拟成块设备,采用FAT文件系统对存储数据进行管理。论文分析了FAT文件系统的规范和实现形式,深入理解了nand flash存储管理技术,包括地址映射、坏块管理、磨损均衡、掉电保护,并重点对nand flash存储管理的关键技术的实现进行了分层介绍。论文的具体工作包括以下几个方面：(1)设计了适用于大容量nand flash的地址映射机制。采用了两种方式对地址映射表进行存储,即使在突然掉电的情况下,也能对地址映射表快速恢复,提高了存储的可靠性。(2)对nand flash在出厂时和使用过程中产生的坏块进行分别处理。出厂时的坏块在nand flash初始化时进行标记并屏蔽。使用过程中的坏块,采用动态坏块管理方式,对nand flash使用过程中遇到的擦写失败的块进行替换。(3)针对nand flash擦除次数有限的物理特性,将nand flash中每个物理块的擦除情况都记录在一个磨损均衡表中,根据这些信息实现块的均匀擦写。由于嵌入式设备的内存有限,故本文设计了低内存消耗的磨损均衡机策略,尽可能保证各个物理块的擦写次数相近,延长了nand flash的使用寿命。(4)采用USB通信协议实现了nand flash设备和主机的通信,并在主机上对系统的功能和性能进行测试。

关键词： nand flash 存储管理 FAT文件系统

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

nand flash纠错码的设计研究

Nand Flash纠错码的设计研究

作者：陈武浙江大学

学位级别：硕士

随着各类移动设备在人们日常生活中的普遍应用,作为非易失性存储器种类之一的nand flash,越来越发挥着重要的作用。由于nand flash的物理结构特点,容易发生错误,如何保证数据的可靠性,成为nand flash应用能否成功的关键技术之一。因此,... 详细信息

随着各类移动设备在人们日常生活中的普遍应用,作为非易失性存储器种类之一的nand flash,越来越发挥着重要的作用。由于nand flash的物理结构特点,容易发生错误,如何保证数据的可靠性,成为nand flash应用能否成功的关键技术之一。因此,采用纠错码的纠错控制技术成为nand flash应用中的关键一环,得到了广泛的应用和研究。线性分组码被认为最适合在nand flash等存储上应用,因此业界根据不同nand flash的要求差异,使用汉明码、RS码或BCH码等作为纠错控制所需的纠错码。本文将以用于nand flash的纠错码作为研究对象,分别详细介绍汉明码、RS码、BCH码,并对其VLSI实现作相应分析和研究。低密度奇偶校验码作为接近香农限的好码,成为当前研究热点,本文也将对其作详细介绍,并分析其应用于nand flash的可行性。

关键词： nand flash 纠错码汉明码 RS码 BCH码 LDPC码

nand flash控制器的FPGA实现及有限域乘法器的优化

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

NAND Flash控制器的FPGA实现及有限域乘法器的优化

作者：高佳杰安徽大学

学位级别：硕士

过去由于数据存储以及系统运行速度的限制,人工智能等技术被一度抑制在摇篮里,但是随着非易失性存储器的快速发展,大规模的存储设备的诞生,可存储的数据量日益猛增,系统的数据吞吐速度要求越来越来,同时推动人工智能、大数据和云存储的... 详细信息

过去由于数据存储以及系统运行速度的限制,人工智能等技术被一度抑制在摇篮里,但是随着非易失性存储器的快速发展,大规模的存储设备的诞生,可存储的数据量日益猛增,系统的数据吞吐速度要求越来越来,同时推动人工智能、大数据和云存储的迅速发展。nand flash容量大速度快,易实现大规模存储,是现在一种主流的非易失性存储器。由于nand flash本身工艺等问题,所以nand flash一般不直接作为存储器使用,需要结合主控器才能更好的工作。固态硬盘(Solid State Drives)和嵌入式多媒体卡(Embedded Multi Media Card)就是nand flash和主控制器结合的产物。使用固态硬盘的计算机,系统加载速度明显加快,而eMMC可用于手机等较小的存储设备中。主控器是SSD和eMMC的核心部分,一个好的主控芯片或IP(intellectual property core)是保障nand flash不出错的关键。基于上述考虑,本课题开展对nand flash控制器的研究设计工作,致力于实现一个功能完善的主控制器,并使用现场可编程门阵列(FPGA)实验验证,为后续实现主控芯片或IP核打下基础。主控制器最重要的两个模块就是纠错模块和块管理模块,本文将会对这两个模块优化改进:第一,本文将串行BCH纠错码改为并行编解码,并使用贪婪算法优化有限域乘法器;第二,本文的块坏管理算法基于逻辑地址映射来实现,并提出一种基于有效页和擦除次数比例的动态均衡损耗模型,与CAT算法相比,CAT算法的时间间隔因素是一种随机的变量,系统不同的时间段操作的差异可能对该模型造成不同的影响,而本文的均衡损耗算法能更直接的反应该块的损耗情况。本文的具体内容主要包括:首先介绍了 nand flash以及其升级产品(SSD,eMMC)内部模块发展的背景以及国内外形势,然后对nand flash的本身结构特点以及读写等时序做了一个详细介绍,后续是介绍针对nand flash的错误翻转缺点而设计的BCH纠错码,并将其改为8bit并行编译码加快编译码速度,使用Python编码验证,并使用硬件描述语言(Verilog)实现编解码,最后在此基础上使用贪婪算法优化有限域乘法,综合考虑面积与速度选择最适合的有限域乘法器电路进行综合使用。接着,本文详细介绍根据本文系统提出的块管理模块,包含坏块管理、均衡损耗和垃圾回收,使用映射表进行块管理,不用直接对物理块操作,加快了系统的运行速度,并提出一种基于有效页和擦除次数的动态均衡损耗模型。最后是系统的实现部分,一是介绍了读写擦和块管理等模块功能在系统中编码实现的具体流程,二是介绍本文系统的组成,分别是上位机、微控制单元(MCU)和FPGA以及外围电路,上位机使用MFC设计,并完成由电源模块、MCU、FPGA以及外围电路组成的印刷版电路(PCB)设计,最后建立相应实验环境来验证其正确性。

关键词： nand flash 主控器 BCH码贪婪算法块管理算法

nand flash固态存储可靠性关键技术研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

NAND Flash固态存储可靠性关键技术研究

作者：李绪金哈尔滨工业大学

学位级别：硕士

nand flash具有随机读写速度快、抗震性强和低功耗等优点,目前正逐步取代磁盘等磁性存储介质。在过去的几十年间,得益于加工工艺技术进步和多级胞元数据编码,胞元特征尺寸不断减小,nand flash存储体存储容量不断增加,成本不断降低。但是... 详细信息

nand flash具有随机读写速度快、抗震性强和低功耗等优点,目前正逐步取代磁盘等磁性存储介质。在过去的几十年间,得益于加工工艺技术进步和多级胞元数据编码,胞元特征尺寸不断减小,nand flash存储体存储容量不断增加,成本不断降低。但是,这也造成了nand flash存储数据可靠性降低。纠错码(ECC,Error Correcting Code)纠错能力有限,因此研究nand flash自身与可靠性相关的存储特性,本文根据这些特性研究提升存储可靠性的优化策略也就变得很有意义。nand flash芯片的可靠性与擦写(P/E,Program and Erase)循环次数、位错误率(BER,Bit Error Rate)和编程时间等因素密切相关。这些参数值需要在实际芯片上测试才会获得,因此本文首先采用Zynq 7000系列全可编程逻辑器件作为主控制器,利用Xilinx新一代开发工具Vivado研制了一款nand flash测试平台,该平台可实现对nand flash芯片的读写擦等基本操作,并且可以适配不同页宽的nand flash芯片。本文在该平台上对nand flash芯片进行实验,获取真实数据,根据数据分析nand flash错误特性,做了如下提升存储可靠性的研究:(1)设计实验研究了nand flash P/E循环次数、BER、编程时间三者之间的关系,建立了用编程时间评估芯片可靠性的模型。本文将编程时间代替P/E循环次数作为表征nand flash磨损程度,即可靠性的指标,提出了一种基于编程时间的磨损均衡策略。(2)设计实验验证了nand flash自恢复效应的存在,研究了不同擦写强度的数据块在不同程度自恢复效应下数据驻留错误的变化规律,根据变化规律提出了考虑自恢复效应的磨损均衡策略。该策略的核心思想是当芯片进行磨损均衡操作时,在P/E次数相同的数据块中,优先选取上次写入时间最早的块进行写入,这样可以延长写入数据的驻留时间。

关键词： nand flash Zynq 可靠性编程时间磨损均衡存储优化策略