检索结果-南通市图书馆

Design of 700 V triple RESURF nLDMOS with low on-resistance

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2011年第11期32卷 47-50页

作者：银杉乔明张永满张波 State Key Laboratory of Electronic Thin Films and Integrated Devices University of Electronic Science and Technology of China School of Electrical and Electronic Engineering Nanyang Technological University

A 700 V triple RESURF nLDMOS with a low specific on-resistance of 100 mΩ.cm^2 is designed. Compared with a conventional double RESURF nLDMOS whose P-type layer is located on the surface of the drift region, the P-type layer of a triple RESURF nLDMOS is located within it. The difference between the locations of the P-type layer means that a triple RESURF nLDMOS has about a 30% lower specific on-resistance at the same given breakdown voltage of 700 V. Detailed research of the influences of various parameters on breakdown voltage, specific on-resistance, as well as process tolerance is involved. The results may provide guiding principles for the design of triple RESURF nLDMOS.

关键词： nLDMOS triple RESURF breakdown voltage specific on-resistance charge sharing

Off-state avalanche breakdown induced degradation in 20 V nLDMOS devices

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2010年第9期31卷 37-40页

作者：张世锋丁扣宝韩雁韩成功胡佳贤张斌 Institute of Microelectronics & Photoelectronics Zhejiang University

Degradation behaviors of 20 V nLDMOS operated under off-state avalanche breakdown conditions are presented.A constant current pulse stressing test is applied to the device.Two different degradation mechanisms are identified by analysis of electrical data,technology computer-aided design（TCAD） simulations and charge pumping measurements.The first mechanism is attributed to positive oxide-trapped charges in the N-type drift region,and the second one is due to decreased electron mobility upon interface state formation in the drift region.Both of the mechanisms are enhanced with increasing avalanche breakdown current.

关键词： nLDMOS avalanche breakdown degradation charge-pumping

具有多阶场板的300V薄层SOI RESURF nLDMOS设计

在线全文

学校读者我要写书评

暂无评论

微电子学 2013年第6期43卷 841-845页

作者：王卓邹杰周锌卢慕婷乔明张波电子科技大学电子薄膜与集成器件国家重点实验室成都610054

提出了一种具有多阶场板的300V薄层SOI RESURF nLDMOS器件。借助RESURF和MFP技术,优化了器件表面电场分布,避免了器件在表面提前击穿,提高了器件耐压。通过分析器件的结构参数,进一步得到优化的器件击穿电压和比导通电阻。与常规nLDMOS... 详细信息

提出了一种具有多阶场板的300V薄层SOI RESURF nLDMOS器件。借助RESURF和MFP技术,优化了器件表面电场分布,避免了器件在表面提前击穿,提高了器件耐压。通过分析器件的结构参数,进一步得到优化的器件击穿电压和比导通电阻。与常规nLDMOS结构相比,该器件不仅具有高的击穿电压,而且制造工艺简单、成本低。

关键词： SOI nLDMOS 降低表面场多阶场板击穿电压比导通电阻

在线全文

学校读者我要写书评

暂无评论

nLDMOS器件性能优化及分析

半导体光电 2020年第1期41卷 99-102,140页

作者：李维杰王兴王云峰李洋孟丽华中国科学院大学微电子学院北京100029 中芯国际集成电路制造有限公司天津300385

提出一种改善n型横向双扩散金属氧化物半导体(nLDMOS)器件性能的工艺方法。该方法基于某公司0.18μm标准工艺流程,通过在nLDMOS的共源处增加一道离子注入,引出衬底电荷,以优化nLDMOS器件的击穿电压(Vb)与比导通电阻(Rsp)。选择不同的注... 详细信息

提出一种改善n型横向双扩散金属氧化物半导体(nLDMOS)器件性能的工艺方法。该方法基于某公司0.18μm标准工艺流程,通过在nLDMOS的共源处增加一道离子注入,引出衬底电荷,以优化nLDMOS器件的击穿电压(Vb)与比导通电阻(Rsp)。选择不同的注入离子浓度与快速热退火时间,研究了器件的Vb与Rsp变化。由于离子激活效率不足,单纯增加20%的注入离子浓度,器件的耐压性能提升极小,采用增加20%注入离子浓度结合延长20s快速热退火时间的方法,nLDMOS器件的Vb提高约2.7%,同时Rsp仅增加0.9%左右。

关键词： nLDMOS 击穿电压比导通电阻离子注入快速热退火

在线全文

学校读者我要写书评

暂无评论

700V nLDMOS击穿电压参数设计

电子与封装 2011年第7期11卷 35-38,43页

作者：文燕张枫李天贺李娜深圳方正微电子有限公司广东深圳518116

为了不增加器件成本,方便和低压器件集成到一起时实现自主隔离,因而迫切需要解决既能兼容普通半导体材料工艺又能达到相应技术性能要求的器件设计。为此设计了一种采用NWELL而非N-外延层作为nLDMOS的漂移区,在漏源极两端都加上了场极板... 详细信息

为了不增加器件成本,方便和低压器件集成到一起时实现自主隔离,因而迫切需要解决既能兼容普通半导体材料工艺又能达到相应技术性能要求的器件设计。为此设计了一种采用NWELL而非N-外延层作为nLDMOS的漂移区,在漏源极两端都加上了场极板的nLDMOS结构。而漂移区的结构及场极板设计是控制源漏击穿电压的关键。我们利用半导体工艺模拟软件Athena和Atlas着重对NWELL漂移区的长度、注入剂量、结深与器件的耐压关系以及场极板的长度与器件的耐压关系进行了模拟仿真。最后利用迭代法对这些参数进行了优化,得到了700V nLDMOS击穿电压的次优解。通过在CMOS工艺线上流片验证,得出此器件的耐压能达700V,与模拟仿真一致。

关键词： nLDMOS 漂移区场极板击穿电压

跑道形nLDMOS晶体管及其制作方法专利技术填补国内空白

在线全文

学校读者我要写书评

暂无评论

半导体信息 2015年第1期 8-8页

作者：江安庆

华润微电子有限公司旗下的华润上华科技有限公司("华润上华")自主研发的"跑道形nLDMOS晶体管及其制作方法"专利技术,近日荣获2014年第七届无锡市专利金奖。该项专利填补了国内空白,开创了国内首个可应用于单片智能开关电源集成电路工艺... 详细信息

华润微电子有限公司旗下的华润上华科技有限公司("华润上华")自主研发的"跑道形nLDMOS晶体管及其制作方法"专利技术,近日荣获2014年第七届无锡市专利金奖。该项专利填补了国内空白,开创了国内首个可应用于单片智能开关电源集成电路工艺技术,达到国际领先水平。目前,该项专利已应用于华润上华晶圆生产线,累计产出已达24万片,大幅提升了企业营收能力。

关键词： nLDMOS 晶圆生产集成电路工艺开关电源漂移区器件结构于华导通电阻同心环驱动电源

在线全文

学校读者我要写书评

暂无评论

用于PDP行扫描驱动IC的SOI高压器件

用于PDP行扫描驱动IC的SOI高压器件

作者：雷磊电子科技大学

学位级别：硕士

PDP（Plasma Display Panel:等离子体显示平板）作为新一代显示技术,以其响应速度快,宽屏显示及图像分辨率高等优点,成为显示技术领域发展的重要方向。PDP行扫描驱动芯片是PDP整机系统成本的重要组成部分,其包括低压逻辑部分和高压部分... 详细信息

PDP（Plasma Display Panel:等离子体显示平板）作为新一代显示技术,以其响应速度快,宽屏显示及图像分辨率高等优点,成为显示技术领域发展的重要方向。PDP行扫描驱动芯片是PDP整机系统成本的重要组成部分,其包括低压逻辑部分和高压部分,随着工艺特征线宽的减小,低压逻辑部分所占芯片面积逐渐减小,而高压功率部分由于高电压、大电流,占据了绝大部分的芯片面积,作为设计难点PDP驱动芯片高压部分主要包括高压电平位移电路和功率输出级。本文主要工作是设计应用于PDP行扫描驱动IC的SOI高压功率器件,SOI高压功率器件包括高压电平位移电路中的高压nLDMOS（N-channel Lateral Double-diffused MOSFET）、高压PLDMOS（P-channel Lateral Double-diffused MOSFET）和输出级的高压LIGBT（Lateral Insulated Gate Bipolar Transistor）。本次芯片设计采用的厚膜SOI材料的顶层硅厚度为12μm,埋氧层厚度为1μm,高压单元之间和高低压单元之间采用深槽介质隔离,相比与传统的PN结隔离技术,使得芯片面积减小了70%。随着PDP大尺寸显示屏技术的发展,其等效的电容增大,所以对驱动芯片输出端的电流能力有更高的要求。本文首先对SOI高压器件的击穿特性进行理论说明,包括导通状态和关断状态下的击穿情况,在此基础上利用仿真软件Medici仿真器件结构参数变化对阈值电压和击穿电压的影响,器件结构参数主要包括:器件漂移区掺杂浓度,沟道区掺杂浓度以及场板长度等,通过对结果的分析得到符合器件电学特性设计要求的结构参数。在器件仿真基础上设计完整的工艺流程并对关键工艺步骤进行分析,采用工艺仿真软件Tsuprem4和器件仿真软件Medici对器件进行工艺器件联合仿真,仿真工艺参数对器件电学特性的影响,确定最终的工艺流程菜单,并完成芯片版图的绘制。第一次流片已经完成,经测试高压器件击穿电压都达到了200V以上,输出端LIGBT的电流能力达到了4×10-4A/μm以上,关断时间小于10-7s,满足PDP行扫描驱动电路对高压器件的要求,并成功实现对PDP屏驱动。

关键词： PDP行扫描驱动IC 厚膜SOI nLDMOS PLDMOS LIGBT