检索结果-南通市图书馆

An Parallel FPGA SAT Solver Based on Multi-Thread and Pipeline

Chinese Journal of Electronics 2021年第6期30卷 1008-1016页

作者： LI Tiejun MA Kefan ZHANG Jianmin College of Computer National University of Defense Technology

The Boolean Satisfiability(SAT) problem is the key problem in computer theory and application. A parallel multi-thread SAT solver named pprob SAT+ on a configurable hardware is proposed. In the algorithm,multithreads are executed simultaneously to hide the circuit stagnate. In order to improve the working frequency and throughput of the SAT solver, the deep pipeline strategy is adopted. When all data stored in block random access memory of the field programmable gate array, the solver can achieve maximum performance. If partial data are stored in the external memory, the size of the problem instances the SAT solver can be greatly improved. The experimental results show that the speedup of three-thread SAT solver is approximately 2.4 times with single thread,and shows that the pprob SAT+ have achieved substantial improvement while a solution is found.

关键词： field programmable gate arrays configurable hardware parallel multithread SAT solver Boolean satisfiability problem deep pipeline strategy block random access memory random-access storage pprobSAT three-thread SAT solver parallel FPGA SAT solver field programmable gate array computer theory

来源：

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：