检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

嵌入式处理器tlb设计方法研究

计算机学报 2006年第1期29卷 73-80页

作者：范东睿黄海林唐志敏中国科学院计算技术研究所北京100080

以处理器的tlb(Translation Look-aside Buffer)部件为研究对象,探讨嵌入式处理器tlb部件的高能效设计方法.用龙芯1号这款有代表性的真实处理器为设计模型,通过对功耗、面积、关键路径和性能等多方面的试验分析,提出了新颖的tlb低功耗... 详细信息

以处理器的tlb(Translation Look-aside Buffer)部件为研究对象,探讨嵌入式处理器tlb部件的高能效设计方法.用龙芯1号这款有代表性的真实处理器为设计模型,通过对功耗、面积、关键路径和性能等多方面的试验分析,提出了新颖的tlb低功耗设计方法.在经过改进后的tlb设计中,tlb部件的RAM部分的面积减少了50%,功耗降低了92.7%,整个tlb部件的面积减少了23.7%,功耗降低了28.5%,而电路延迟几乎没有增加,处理器的性能也没有受到影响.这充分说明改进方案是非常实用而有效的.

关键词： tlb 低功耗龙芯 RAM 延迟面积

在线全文

学校读者我要写书评

暂无评论

龙芯处理器上的tlb性能优化技术

计算机研究与发展 2011年第S1期48卷 322-327页

作者：张晓辉程归鹏从明中国科学院计算技术研究所北京100190 中国科学院研究生院北京100049

tlb(translation look-aside buffer)是分页式虚拟存储系统用于加速虚实地址转换的必不可少的性能优化部件.tlb处于访存的关键路径上,对系统性能有着至关重要的影响.同时tlb失效开销大,是龙芯处理器的系统性能瓶颈.因此,优化系统tlb的... 详细信息

tlb(translation look-aside buffer)是分页式虚拟存储系统用于加速虚实地址转换的必不可少的性能优化部件.tlb处于访存的关键路径上,对系统性能有着至关重要的影响.同时tlb失效开销大,是龙芯处理器的系统性能瓶颈.因此,优化系统tlb的性能对于龙芯处理器系统性能的提升意义重大.实现了龙芯处理器上通过减少tlb失效次数以及降低tlb失效开销的tlb性能优化方法而分别采用的超页技术和软tlb技术,以及结合龙芯3号处理器新增的锁L2cache功能,进一步优化了的软tlb技术.

关键词：龙芯处理器 tlb 超页技术软tlb 锁L2cache 龙芯3号处理器

在线全文

学校读者我要写书评

暂无评论

高性能微处理器tlb的优化设计

国防科技大学学报 2004年第4期26卷 10-14页

作者：陈海燕邓让钰邢座程国防科技大学计算机学院湖南长沙410073

虚拟存储是现代微处理器系统必不可少的存储模式。在虚存模式下,虚拟地址到物理地址的变换是流水线中最频繁的核心服务,容易处于决定处理器时钟周期的关键路径上。为加快虚存的访问,现代高性能微处理器实现了一种硬件地址映射结构:转换... 详细信息

虚拟存储是现代微处理器系统必不可少的存储模式。在虚存模式下,虚拟地址到物理地址的变换是流水线中最频繁的核心服务,容易处于决定处理器时钟周期的关键路径上。为加快虚存的访问,现代高性能微处理器实现了一种硬件地址映射结构:转换后援缓冲器(简称tlb);在分析tlb传统的地址映射机制的基础上,提出了基于虚区域和Cache块标记的预验证技术,结果表明该技术优化了tlb的设计,避免了tlb访问时延成为访存的瓶颈。

关键词：虚拟存储 tlb 地址变换预验证 Cache块标记

在线全文

学校读者我要写书评

暂无评论

tlb的设计与验证

TLB的设计与验证

作者：黄毅伟国防科学技术大学

学位级别：硕士

分页存储管理技术在微处理器中有着广泛的运用,它的实现需要软件和硬件的支持。tlb就是在此种技术下诞生的一个逻辑功能部件,它的出现加快了地址的变换速度。在组成tlb的两大功能模块中,CAM单元是其核心,它不仅负责地址的比较,并以其... 详细信息

分页存储管理技术在微处理器中有着广泛的运用,它的实现需要软件和硬件的支持。tlb就是在此种技术下诞生的一个逻辑功能部件,它的出现加快了地址的变换速度。在组成tlb的两大功能模块中,CAM单元是其核心,它不仅负责地址的比较,并以其结果触发整个tlb的运转。所以,微处理器的设计中,tlb中CAM单元的高效设计是影响地址转换的关键。另一大功能模块是SRAM单元,本设计中的SRAM单元的逻辑结构相比普通的SRAM结构要复杂一些,它的读出控制集成在了SRAM体内,而不象X微处理器的其他SRAM逻辑那样,将读出控制放在了SRAM区外的差分放大电路那里。本文在对tlb技术深入研究的基础上,结合X微处理器的系统设计要求,完成了X微处理器中数据tlb模块的电路和版图设计,并且先后进行了单纯的测试模式下的验证、复杂的系统级逻辑模拟、对版图设计进行的SPICE模拟,它们都保证X处理器的数据tlb在单时钟周期内完成命中读写操作,与此同时还介绍了与tlb测试时相关的测试寄存器以及起控制作用的控制寄存器。

关键词： tlb CAM SRAM 虚拟存储地址转换

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

数据tlb的全定制设计与实现

数据TLB的全定制设计与实现

作者：马蕊国防科学技术大学

学位级别：硕士

地址变换缓冲器tlb(Translate Look-aside Buffer)加快了处理器中虚拟地址向物理地址的转换,但地址映射过程往往处于关键路径上。因此高性能处理器必须通过优化tlb的性能,才能使地址变换的延迟满足系统高速访存的要求。本课题的主要目... 详细信息

地址变换缓冲器tlb(Translate Look-aside Buffer)加快了处理器中虚拟地址向物理地址的转换,但地址映射过程往往处于关键路径上。因此高性能处理器必须通过优化tlb的性能,才能使地址变换的延迟满足系统高速访存的要求。本课题的主要目的就是探讨如何提高tlb的虚实地址转换速度。本文深入研究了高性能tlb的全定制设计理论和方法。文章从部件的算法、逻辑结构、电路参数、物理版图多个层次进行设计优化,在65nm CMOS工艺下实现了满足X处理器性能要求的一款高性能数据tlb。本文的主要贡献和创新点包括以下三点: 全定制实现了tlb主要功能模块——RAM阵列。不同于X处理器其他存储部件常用的6管单元,本文中的RAM阵列采用了8管存储单元,提高稳定性的同时简化了读写端口设计;并且精心设计了阵列的读出电路,极大的缩短了读出时间。采用伪LRU算法实现tlb的替换策略并详细设计了硬件电路——写地址生成逻辑。在tlb电路(包括各种控制逻辑)设计过程中,通过增加硬件开销和进行布尔等价两种方法对电路进行了延时优化,提高了tlb整体性能。有机的结合了CAM、RAM等其他功能模块,完成了tlb整体电路设计和版图绘制工作,并且满足在单时钟周期内执行匹配、读写操作的系统设计要求。 tlb最终版图面积为0.243mm2,版图后HSPICE模拟结果表明:在最差情况下,在tlb主要工作模式(匹配操作)下,延时为677ps;达到设计目标。

关键词：全定制设计 tlb CAM RAM 替换策略地址转换

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

低功耗tlb设计关键技术研究

低功耗TLB设计关键技术研究

作者：侯进永国防科学技术大学

学位级别：硕士

随着计算机的广泛应用，对计算机存储容量的需求也越来越大。虽然现代存储技术发展飞速，但是CPU性能每年55％的提高速度，而存储器访问速率仅仅每年7％的速度的提高，因此使得CPU的速度与存储器访问速度之间的差距越来越大。计算机工... 详细信息

随着计算机的广泛应用，对计算机存储容量的需求也越来越大。虽然现代存储技术发展飞速，但是CPU性能每年55％的提高速度，而存储器访问速率仅仅每年7％的速度的提高，因此使得CPU的速度与存储器访问速度之间的差距越来越大。计算机工程师们采用存储层次来解决这个鸿沟。tlb就是处于这个存储层次中最靠近CPU的CACHE的地址转换部件，所以，对于tlb设计来讲，最重要的是速度。随着单位面积内的晶体管数指数式增长，微处理器芯片的功耗也不断增加，而tlb一般采用的全相联结构使其成为微处理器中的功耗焦点。因此，设计tlb，降低功耗同样重要。微处理器设计的日益复杂化，而专业设计人员的匮乏，以及我国微处理器设计比国外设计落后的现状，决定了我国设计人员在研制微处理器时，必须更加注重设计的可重用性和可扩展性，从而缩短与国际先进水平的差距。因而，本课题在研究tlb设计时，可重用性和可扩展性同样成为一个重点。本课题着重在这三个方面研究tlb设计关键技术，从微体系结构研究到具体电路及版图实现，都取得了丰富的成果。并且在设计实现的基础上，对所设计的内容进行充分的测试验证，详细地分析了测试结果。本课题共取得了如下重要的科研成果： 1．在微体系结构级，深入研究了tlb的体系结构，提出了一种能够非常显著地降低tlb功耗的预比较tlb结构，并对这种结构进行模拟，结果显示，这种结构与传统的几种tlb结构相比，在功耗×延迟方面取得了非常显著的效果;2．对CAM的逻辑结构进行分析，提出了一种分级的NOR结构CAM电路。这种电路的优越性体现在能够适应目前对CAM应用范围不断扩大，采用这种结构能够满足多种设计需求，并且能够快速设计或组合出所需的CAM结构，充分实现了设计的可重用性和可扩展性;3．设计了一个SRAM，与设计的CAM结合，加入了一些控制电路，形成了一个tlb，并且对CAM、SRAM、tlb进行了详细的测试，开发了测试码，进行了SPICE模拟，对结果详细地分析，得到了设计的tlb的性能;4．在0.18μm CMOS工艺下投片生产一个双模块CAM芯片，每个模块是32项×16位，用于测试分级NOR结构的CAM的功能和性能，并且设计和生产了相应的测试PCB板，用以进行CAM的测试。

关键词： tlb CAM SRAM 低功耗可扩展性可重用性

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向GPGPU的tlb设计与优化

面向GPGPU的TLB设计与优化

作者：林阳国防科技大学

学位级别：硕士

如今,GPGPU作为一种主流的计算平台,正在被应用到许多领域,如图计算、深度学习等。由于GPGPU采用的是单指令多线程的结构,因此适合用于并行执行大量的重复计算,GPGPU应用也呈现出高度线程化的特点:同一条指令能够同时被多个线程同时执行... 详细信息

如今,GPGPU作为一种主流的计算平台,正在被应用到许多领域,如图计算、深度学习等。由于GPGPU采用的是单指令多线程的结构,因此适合用于并行执行大量的重复计算,GPGPU应用也呈现出高度线程化的特点:同一条指令能够同时被多个线程同时执行,只要这些执行所对应的重复计算之间不存在数据依赖。但是,这也使得GPGPU应用呈现出另一个特点:并发性,即对于一条访存指令,同时执行的多个线程会同时产生多个访存请求,从而导致了访存请求的并发,给各级存储都带来不小的压力。此外,为了方便用户进行GPGPU应用的编程,提高其可移植性,GPGPU引入了虚拟内存技术,这使得线程在访问物理地址空间之前需要先将虚拟地址转换成物理地址,该过程被称为虚实地址转换过程。为了加速虚实地址转换过程,GPGPU采用快表(tlb)来缓存来自主存的最近访问过的虚实地址映射对。但是,由于受到面积和功耗等硬件条件的限制,GPGPU上的tlb无法实现如同CPU上的tlb一样大的容量或者一样复杂的结构。因此,tlb难以有效处理GPGPU应用的并发性带来的大量虚实地址转换请求。此外,有研究表明,GPGPU应用的虚实地址转换开销是CPU的3倍以上,这导致虚实地址转换开销成为GPGPU应用的主要开销之一。本文针对GPGPU应用的并发性问题与虚实地址转换开销过大的问题,设计了支持请求聚合的L2 tlb,旨在通过挖掘虚实地址转换请求之间的连续性,从而应对GPGPU应用的并发性,同时降低虚实地址转换的开销。本文的主要工作和创新点包括:1)本文基于GPGPU-Sim模拟器分析了应用程序在GPGPU结构下产生的虚实地址转换请求,发现一条访存指令的执行会导致多个同时执行该指令的线程产生大量并发的虚实地址转换请求。GPGPU上tlb由于其容量与功能受到面积与功耗的限制,无法有效处理这些并发的请求,从而导致虚实地址转换开销的增加。由于在GPGPU结构中,L2 tlb被多个核共享,因此受到并发性的影响更为明显。经过分析,本文发现L2 tlb处理并发性的能力是降低虚实地址转换开销的关键;2)本文设计了支持请求聚合的L2 tlb结构,目的是通过挖掘虚实地址转换请求之间的连续性来将连续的虚实地址转换请求聚合起来,以减少访问L2 tlb的请求数量,从而缓解并发性给L2 tlb带来的影响。本文观察到,GPGPU上的应用程序的内存分配行为集中在开始执行前,并利用这一特点,将应用程序连续的虚拟地址空间映射到连续的物理地址空间,从而为虚实地址转换请求的连续性提供可能;3)本文为支持请求聚合的L2 tlb结构设计了新的聚合流程,通过利用DRAM连续读取数据的能力,将一个聚合请求内的多个请求对应的数据连续地从DRAM中读出,并将这些数据保存在新的L2 tlb结构中。这样,一次DRAM的访问可以同时为多个虚实地址转换请求准备数据,这大大减少了访问DRAM的次数,进而减少了虚实地址转换过程带来的开销;4)本文深入阅读GPGPU-Sim模拟器代码,并在其基础上实现了虚拟内存以及本文设计的支持请求聚合的L2tlb结构。然后,基于GPGPU-Sim模拟器对本文所选的测试程序进行性能测试,并对测试结果进行详细的分析。本文采用虚实地址转换请求在不命中L1 tlb后的阻塞时钟周期数作为性能指标,来刻画应用程序的并发性,以及应用程序整体的虚实地址转换开销。测试结果表明,本文实现的支持请求聚合的L2 tlb能够平均减少29.21%的阻塞周期。

关键词： GPGPU tlb 聚合器

基于ARM7TDMI的tlb组织结构及存储保护设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子器件 2008年第2期31卷 705-708页

作者：张启晨洪俊峰刘新宁张萌东南大学国家专用集成电路系统工程研究中心南京210096

基于ARM7TMDI嵌入式处理器内核设计了一种兼容ARM720T存储管理机制的转换后备缓冲器(tlb)组织结构,建立了tlb的Verilog仿真模型,设计了相对应的存储保护模块。该tlb采用64页表项全关联结构,同时支持多种页转换方式和页表项命中控制,并... 详细信息

基于ARM7TMDI嵌入式处理器内核设计了一种兼容ARM720T存储管理机制的转换后备缓冲器(tlb)组织结构,建立了tlb的Verilog仿真模型,设计了相对应的存储保护模块。该tlb采用64页表项全关联结构,同时支持多种页转换方式和页表项命中控制,并且通过复用设计节省了硬件资源。通过整合tlb、存储保护模块和ARM7TMDI的仿真模型,采用VCS仿真软件进行仿真验证,结果证实了设计的有效性和正确性。

关键词： tlb 存储管理存储保护 ARM7TDMI

在线全文

学校读者我要写书评

暂无评论

Cache中tlb的设计及优化

苏州大学学报（自然科学版） 2005年第1期21卷 37-42页

作者：孙宏薛骏凌青东南大学国家专用集成电路系统工程技术研究中心江苏南京210096

当今微处理器的设计中,为了加快虚拟地址向物理地址转换的速度,通常使用地址转换后备缓冲器tlb(translationlookasidebuffer)来加快地址转化的速度.本论文基于逆向设计,提出了一种可行的tlb结构,可完成地址转换的功能,并从硬件上支持了... 详细信息

当今微处理器的设计中,为了加快虚拟地址向物理地址转换的速度,通常使用地址转换后备缓冲器tlb(translationlookasidebuffer)来加快地址转化的速度.本论文基于逆向设计,提出了一种可行的tlb结构,可完成地址转换的功能,并从硬件上支持了不同大小的页表格式.此外,通过引入DVS技术将tlb存储单元中的漏电功耗减少90%以上.

关键词： tlb 地址转换虚拟地址页表存储单元微处理器物理地址电功表格式速度