检索结果-南通市图书馆

Journal of Semiconductors 2009年第8期30卷 23-27页

作者：彭坤王飚肖德元仇圣棻林大成吴萍杨斯元 School of Economics & Management Southwest Jiaotong University School of Mechanical and Electric Kunming University of Science and Technology Semiconductor Manufacturing International Corporation

A metal-insulator-silicon （MIS） capacitor with hemi-spherical grained poly atomic layer deposition （ALD） deposited Al2O3 and multi-layered chemical vapor deposition （CVD） TiN structure is fabricated. The impact of the deposition process and post treatment condition on the MIS capacitor＇s time-dependent dielectric breakdown （tddb） performance is also studied. With an optimized process, it is confirmed by Auger electron spectroscopy and secondary ion mass spectrometry analysis that the Al（CH3）3/O3-based ALD Al2O3 dielectric film is carbon free and the hydrogen content is as low as 9 × 1019 cm-3. The top electrode TiN is obtained by multi-layered TiCl4/NH3 CVD deposited TiN followed by 120 s post NH3 treatment after each layer. This has higher diffusion barrier in preventing impurity diffusion through TiN into the Al2O3 dielectric due to its smaller grain size. As shown in energy dispersive X-ray analysis, there is no chlorine residue in the MIS capacitor structure. The leakage current of the capacitor is lower than 1 × 10-12 A/cm2. No early failures under stress conditions are found in its tddb test. The novel MIS capacitor is proven to have excellent reliability for advanced DRAM technology.

关键词： atomic layer deposition Al2O3 multi-layer TiN early failure metal insulator silicon capacitors tddb

tddb characteristic and breakdown mechanism of ultra-thin SiO_2/HfO_2 bilayer gate dielectrics

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2014年第6期35卷 32-37页

作者：陶芬芬杨红唐波唐兆云徐烨锋许静王卿璞闫江 School of Physics Shandong University Key Laboratory of Microelectronics Devices and Integrated Technology Institute of MicroelectronicsChinese Academy of Sciences

The characteristics of tddb （time-dependent dielectric breakdown） and SILC （stress-induced leakage current） for an ultra-thin SiO2/HfO2 gate dielectric stack are studied. The EOT （equivalent-oxide-thickness） of the gate stack （Si/SiO2/HfOz/TiN/TiA1/TiN/W） is 0.91 am. The field acceleration factor extracted in tddb experi- ments is 1.59 ***/MV, and the maximum voltage is 1.06 V when the devices operate at 125 ℃ for ten years. A detailed study on the defect generation mechanism induced by SILC is presented to deeply understand the break- down behavior. The trap energy levels can be calculated by the SILC peaks： one S1LC peak is most likely to be caused by the neutral oxygen vacancy in the HfO2 bulk layer at 0.51 eV below the Si conduction band minimum; another SILC peak is induced by the interface traps, which are aligned with the silicon conduction band edge. Fur- thermore, the great difference between the two SILC peaks demonstrates that the degeneration of the high-k layer dominates the breakdown behavior of the extremely thin gate dielectric.

关键词： HfO2 tddb SILC bulk trap interface trap

Study on influences of TiN capping layer on time-dependent dielectric breakdown characteristic of ultra-thin EOT high-k metal gate NMOSFET with kMC tddb simulations

在线全文

学校读者我要写书评

暂无评论

Chinese Physics B 2016年第8期25卷 347-351页

作者：徐昊杨红罗维春徐烨峰王艳蓉唐波王文武祁路伟李俊峰闫江朱慧珑赵超陈大鹏叶甜春 Key Laboratory of Microelectronics Devices & Integrated Technology Institute of Micro ElectronicsChinese Academy of Sciences

The thickness effect of the TiN capping layer on the time dependent dielectric breakdown（tddb） characteristic of ultra-thin EOT high-k metal gate NMOSFET is investigated in this *** on experimental results,it is found that the device with a thicker TiN layer has a more promising reliability characteristic than that with a thinner TiN *** the charge pumping measurement and secondary ion mass spectroscopy（SIMS） analysis,it is indicated that the sample with the thicker TiN layer introduces more Cl passivation at the IL/Si interface and exhibits a lower interface trap *** addition,the influences of interface and bulk trap density ratio Nit/Not are studied by tddb simulations through combining percolation theory and the kinetic Monte Carlo（kMC） *** lifetime reduction and Weibull slope lowering are explained by interface trap effects for TiN capping layers with different thicknesses.

关键词： high-k metal gate TiN capping layer tddb interface trap density

在线全文

学校读者我要写书评

暂无评论

薄栅氧化层斜坡电压tddb击穿参数的研究

电子器件 2006年第3期29卷 624-626,634页

作者：王茂菊李斌章晓文陈平韩静华南理工大学物理科学与技术学院广州五山510640 信息产业部电子第五研究广州东莞510610

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路的可靠性的作用越来越重要。经时绝缘击穿(tddb)是评价薄栅氧化层质量的重要方法。本次实验主要是通过斜坡电压实验来研究薄栅氧化层的tddb,测出斜坡电压时氧化层的击穿电... 详细信息

随着超大规模集成电路的不断发展,薄栅氧化层的质量对器件和电路的可靠性的作用越来越重要。经时绝缘击穿(tddb)是评价薄栅氧化层质量的重要方法。本次实验主要是通过斜坡电压实验来研究薄栅氧化层的tddb,测出斜坡电压时氧化层的击穿电压、击穿电荷以及击穿时间,研究了斜坡电压情况下,栅氧化层击穿电荷、击穿电压和外加电压斜率等击穿参数间的依赖关系。

关键词：薄栅氧化物 tddb 斜坡电压法击穿参数

一种快速推算栅极氧化膜tddb寿命的方法(英文)

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2005年第12期26卷 2271-2274页

作者：赵毅万星拱徐向明上海华虹NEC电子有限公司逻辑技术开发部上海201206 上海集成电路研发中心上海201203 东京大学材料系

提出了一种快速推算栅极氧化膜tddb寿命的新方法.该方法可以用于对工艺的实时监控.通常情况下,为了得到栅极氧化膜在器件使用温度下的tddb寿命,必须得到三个在一定温度下的不同电压下的tddb寿命.然后使用一定模型(E模型或者1/E模型)和... 详细信息

提出了一种快速推算栅极氧化膜tddb寿命的新方法.该方法可以用于对工艺的实时监控.通常情况下,为了得到栅极氧化膜在器件使用温度下的tddb寿命,必须得到三个在一定温度下的不同电压下的tddb寿命.然后使用一定模型(E模型或者1/E模型)和这个三个寿命推算出氧化膜在器件使用温度下的寿命.比较常用的是E模型.但是为了保证使用E模型推得的寿命的准确性,必须尽量使用较低电压下的寿命来推算想要的寿命.显然,为了获得低电压下的tddb寿命,必须花费相当长的测试时间(甚至1个月).这对于工艺的实时监控来说,是不能接受的.文中提出一种新的推算栅氧化膜tddb寿命的方法.运用该方法,可以快速、准确获得栅氧化膜的tddb寿命,而花费的测试时间不到普通方法的1/1000000.在该方法中,巧妙地同时利用了1/E模型和E模型.

关键词： tddb 寿命预测

氮等离子体处理对SiC MOS栅氧化膜tddb特性的影响

在线全文

学校读者我要写书评

暂无评论

氮等离子体处理对SiC MOS栅氧化膜TDDB特性的影响

作者：汤斌大连理工大学

学位级别：硕士

与硅相比,第三代半导体碳化硅拥有极好的性质,比如高热导率,高电子迁移率等,同时也是唯一一种能够通过热氧化过程生长氧化膜的化合物半导体。然而直接通过热氧化过程制作的4H-SiC MOS器件有着界面缺陷过多,氧化膜可靠性欠佳的问题。其... 详细信息

与硅相比,第三代半导体碳化硅拥有极好的性质,比如高热导率,高电子迁移率等,同时也是唯一一种能够通过热氧化过程生长氧化膜的化合物半导体。然而直接通过热氧化过程制作的4H-SiC MOS器件有着界面缺陷过多,氧化膜可靠性欠佳的问题。其原因在于热氧化生成的氧化膜中存在着许多缺陷,这些缺陷导致氧化膜击穿所需要的激活能减小,降低了氧化膜电应力的承受能力。因此减少氧化膜中的缺陷,提高氧化膜可靠性就成为了SiC MOSFET研究领域的关键问题。本文使用电子回旋共振(ECR)氮等离子体处理工艺对通过热氧化过程形成的氧化膜进行处理,制作成为4H-SiC MOS结构。通过I-V测试发现,通过ECR氮等离子体处理工艺,SiO2/4H-SiC的势垒高度有效地提高至2.67 eV,接近理论值2.7 eV,击穿场强达到了10.90 MV/cm。采用阶跃电流经时击穿(SCtddb)方法研究了ECR氮等离子体处理对4H-SiC MOS氧化膜经时击穿(tddb)行为的影响。实验发现,ECR氮等离子体能够有效提高氧化膜的击穿电荷量与寿命,与未经过当等离子体处理的样品相比,经过处理的样品击穿电荷量与寿命分别提高了10-100倍和3-4个数量级。同时,本文还发现经过ECR氮等离子体处理后,样品的耐受电场强度的能力有所提高,而且样品的均一性有了很大提高,很小场强下就会被击穿的样品被消除,样品的击穿场强分布在一个较窄的范围内。为了解释ECR氮等离子体处理对于4H-SiC MOS样品tddb行为的影响,本文使用了X射线光电子能谱(XPS)测试手段对4H-SiC MOS样品的物理性质进行分析,结果表明,ECR氮等离子体处理能够有效消除由于不完全氧化而产生的缺陷,钝化界面,因此提高了氧化膜击穿所需要的激活能,从而提高了样品击穿电荷量与寿命。以上结果表明,ECR氮等离子体处理能够有效降低4H-SiC MOS栅氧化膜中的缺陷,提高样品的击穿电荷量与寿命,提高样品的均一性以及对电场应力的耐受能力,改善了4H-SiC MOS栅氧化膜的可靠性。

关键词： 4H-SiC MOS电容氮等离子体处理 tddb

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于tddb效应的PUF研究

基于TDDB效应的PUF研究

作者：易希电子科技大学

学位级别：硕士

如今,不断提高的现代社会的信息化程度使得信息安全成为人们关注的焦点。并且,随着集成电路技术的不断进步和发展,一种保障信息安全的重要手段-----密码芯片开始进入人们的视野,它的应用范围越来越广,涉及到人们生活的各个方面。然而就... 详细信息

如今,不断提高的现代社会的信息化程度使得信息安全成为人们关注的焦点。并且,随着集成电路技术的不断进步和发展,一种保障信息安全的重要手段-----密码芯片开始进入人们的视野,它的应用范围越来越广,涉及到人们生活的各个方面。然而就在密码芯片因能保护一些关键信息不被破译被广泛应用的同时,关于密码芯片受到攻击的事件也层出不穷,密码芯片受到的威胁越来越多。物理非克隆函数作为硬件安全技术中一种新的安全原语,利用芯片制造过程中的不可控制的物理特性产生不可克隆的输入输出响应对,其内部映射关系很难通过建模分析进行预测,较高的安全性受到学者们的深入研究。基于半导体物理特性设计的物理非克隆函数具有稳定性高,抗攻击性强,可复制性低等优势逐渐成为研究的热点。目前,利用MOS器件HCI(Hot Carrier Injection)效应,EM(Electromigration)效应,NBTI(Negative Bias Temperature Instability)效应进行物理防克隆函数(PUF,Physical Unclonable Function)研究均有阶段性成果,而利用MOS器件经时击穿效应(tddb,time dependent dielectric breakdown)进行PUF研究仍几乎是空白。但是经时击穿效应(tddb)本身研究较为成熟,因此,利用tddb效应实现PUF电路具有很大的价值。本文提出了一种利用tddb效应漏电流特性基于仲裁器PUF的数字电路结构。并对整体电路结构进行了优化和验证。本设计的工作包括了:tddb效应进行研究,得到了电压、温度条件下的栅氧化层漏电流的特性,对如何利用该漏电流特性进行PUF电路设计进行了阐述,在此基础上设计了前置电荷提取电路、电荷敏感放大电路并进行了仿真验证和改进优化,设计了逻辑控制电路,对比较器和改进的仲裁器电路进行了仿真。本论文在对前置电荷敏感放大器的工作原理和设计方法进行了详细讨论之后,对整体电路进行了优化和仿真,得到了经过验证的基于tddb效应的完整电路结构,并给出了采用该PUF电路的系统认证过程。

关键词：信息安全密码芯片物理非克隆函数 tddb

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

tddb击穿特性评估薄介质层质量

电子学报 2000年第5期28卷 80-83,74页

作者：胡恒升张敏林立谨中国科学院上海冶金研究所微电子学分部上海200233

与时间相关电介质击穿 (tddb)测量是评估厚度小于 2 0nm薄栅介质层质量的重要方法 .氧化层击穿前 ,隧穿电子和空穴在氧化层中或界面附近产生陷阱、界面态 ,当陷阱密度超过临界平均值 ρbd时 ,发生击穿 .击穿电量Qbd值表征了介质层的质... 详细信息

与时间相关电介质击穿 (tddb)测量是评估厚度小于 2 0nm薄栅介质层质量的重要方法 .氧化层击穿前 ,隧穿电子和空穴在氧化层中或界面附近产生陷阱、界面态 ,当陷阱密度超过临界平均值 ρbd时 ,发生击穿 .击穿电量Qbd值表征了介质层的质量 .Qbd值及其失效统计分布与测试电流密度、电场强度、温度及氧化层面积等有定量关系 .tddb的早期失效分布可以反映工艺引入的缺陷 .tddb可以直接评估氧化、氮化、清洗、刻蚀等工艺对厚度小于 10nm的栅介质质量的影响 .它是硅片级评估可靠性和预测EEPROM擦写次数的重要方法 .

关键词：薄介质层 VLSI 集成电路 tddb 击穿特性

深亚微米CMOS器件中栅氧化层的经时击穿行为（tddb）及其机理研究

在线全文

学校读者我要写书评

暂无评论

深亚微米CMOS器件中栅氧化层的经时击穿行为（TDDB）及其机理研究

作者：董科复旦大学

学位级别：硕士

本论文的主要目的是通过研究深亚微米集成电路器件中栅氧化层可靠性,利用笔者所在公司不同技术代工艺制造的器件深入探讨栅氧的经时击穿行为(tddb)及其损伤机理,从而探索器件栅氧化层退化规律,获得其有效寿命的精确测定。随着工艺技术... 详细信息

本论文的主要目的是通过研究深亚微米集成电路器件中栅氧化层可靠性,利用笔者所在公司不同技术代工艺制造的器件深入探讨栅氧的经时击穿行为(tddb)及其损伤机理,从而探索器件栅氧化层退化规律,获得其有效寿命的精确测定。随着工艺技术的发展,器件的线宽不断的缩小,使得芯片集成度上升,成本下降以及器件拥有较大的驱动电流。但随之而来的超薄氧化层所造成的漏电流的增加在可靠性方面产生的严重的问题。当器件沟道长度缩小至0.18μm,栅极氧化层在3 nm左右,此时器件栅氧化层的击穿机理已经与较厚氧化层器件的大不一样,外推获得氧化层寿命的经验模型是采用E模型还是1/E模型,都是目前普遍关注的问题。本文分析了上述两种模型各自的优缺点和适用范围,同时进行了大量实验测试,对汇集的数据进行了分析整理,发现了一些内在的特定的深层次机理,而这些机理是在目前国内国际同行研究结果所没有的。相信本论文能够给业界同行开展相关工作时提供明确信息,同时也希望引发更广泛、更深入的讨论,使得这一难题最终被完全解决。本篇论文将分五章展开讨论。第一章绪论;第二章将简要的介绍氧化层的可靠性。一些有关栅氧的相关资料及概述以及目的将在此章中一一介绍,概述E模型和1/E模型,并分析其优缺点。目前国际上对栅氧寿命的预测是以E模型和1/E模型为根据布莱克方程(Black's equation)推导出来的经验公式,随着工艺技术的不断发展,栅氧厚度的日趋变薄,该公式的适用性值得研究。第三章深入讨论栅氧击穿的机理,推导栅氧tddb模型,并在线宽为不同技术代上进行验证;进行了数据分析和讨论,并得出结论,第四章提出了新模型,利用此方法可以大幅缩短栅氧寿命的评价时间以及提高准确性。第五章进行一个总结。

关键词： tddb 可靠性 F-N隧穿电流电荷泵

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

氮离子注入对栅氧化层tddb可靠性的影响

氮离子注入对栅氧化层TDDB可靠性的影响

作者：冯军宏复旦大学

学位级别：硕士

随着技术的不断发展,为了满足器件性能的要求,超大规模集成电路(ULSI)的栅氧化层的厚度不断的减薄,由20-30nm降至几个纳米。然而,满足器件性能要求的工作电压却不能不断下降,目前降低至1.0V已经到了瓶颈。因此,单位厚度的栅氧化层在工... 详细信息

随着技术的不断发展,为了满足器件性能的要求,超大规模集成电路(ULSI)的栅氧化层的厚度不断的减薄,由20-30nm降至几个纳米。然而,满足器件性能要求的工作电压却不能不断下降,目前降低至1.0V已经到了瓶颈。因此,单位厚度的栅氧化层在工作时承受的电场强度越来越高,使栅氧化层的可靠性成为一个突出的问题和挑战。栅氧抗电性能不好将引起MOS器件电参数的不稳定,如阈值电压的漂移,跨导下降、漏电流增加等,进一步可引起栅氧的击穿,导致器件的失效,使整个集成电路陷入瘫痪状态。因此,提高栅氧化膜的抗击穿可靠性,包括与时间有关的击穿(tddb)和零时击穿(TZDB),多年来一直是超大规模集成电路可靠性研究领域关注的热点,也是限制集成度提高的重要原因。氮的离子注入经常用于提高器件性能和减少栅氧化层的漏电流,增加栅氧化层的k值,但却很少有研究专注于氮的离子注入对于tddb的影响。本文将重点研究和分析氮在栅中的离子注入对tddb可靠性的影响及机理。目前在学术界,对于tddb可靠性失效的机理认同的主要有阳级氢离子释放模型(hHR)和阳极空穴注入模型(HHI)[3。本文将对tddb可靠性对于这两种失效机理的测试方法和具体模型作详细介绍。通过研究发现,氮在栅氧化层中的离子注入可以提高N型场效应晶体管的tddb可靠性,相应的,栅氧化层的漏电流在持续的偏压作用下也逐渐减少,并且,其减少的趋势与程度高于没有氮离子注入的栅氧化层,并且其漏电流减小的程度随着氮在栅中离子注入的能量变高而变的明显。通过进一步研究发现,氮在栅氧化层中注入提高tddb可靠性的机理主要是因为氮在栅中扩散到栅氧化层的界面并增加了电子陷阱态数量,并且,在实验中,进一步确定了电子陷阱态密度会随着氮在栅中注入的能量的增加而增加。在这些电子陷阱态得作用下,在持续的偏压作用下的栅极氧化层中通过的的漏电流不断的减小,最终增加了tddb的击穿时间。

关键词：栅氧可靠性 GOI tddb 氮离子注入