检索结果-南通市图书馆

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于SRIO的专用分组交换设计与实现

基于SRIO的专用分组交换设计与实现

作者：刘心雨西安电子科技大学

学位级别：硕士

随着对通信技术的需求越来越高,受地形地貌限制的地面通信并不能满足通信全球化的要求,而卫星通信凭借其覆盖面大,不受恶劣环境约束的优势在各国的多个领域得到普及应用。与此同时,星上交换机作为卫星通信系统的有效载荷,能够实现卫星... 详细信息

随着对通信技术的需求越来越高,受地形地貌限制的地面通信并不能满足通信全球化的要求,而卫星通信凭借其覆盖面大,不受恶劣环境约束的优势在各国的多个领域得到普及应用。与此同时,星上交换机作为卫星通信系统的有效载荷,能够实现卫星通信系统中各个终端用户信息的高效转发。由于星载交换具有特殊性,如交换接口的特殊性、传输帧格式的特殊性、协议处理的特殊性,普通交换芯片不能满足技术需求,因此只能根据实际特殊需求,采用一需求一方案的专用定制实现方案。本文依据实验室承接的“航天专用分组交换的设计与实现”项目,重点研究了基于标准以太网帧的专用分组交换单元的设计与实现。本文首先介绍了星上交换的研究背景及主要技术。其次,通过分析项目需求,提出了将交换单元中数据通道和管控通道分离的交换单元实现方案,分别对数据通道和管控通道进行功能划分,并对每种通道涉及到的各个模块功能进行简要的叙述。第三,对管控通道使用的SRIO接口进行设计,再对交换内部数据通道的核心模块进行详细的设计,依次描述数据处理模块,表项管理模块,队列选择与控制模块,发送管理模块。接下来对交换内部管控通道的核心模块进行详细设计,依次描述管控帧接收控制模块,单播处理模块,寄存器处理模块,MAC查询处理模块,发送控制模块。第四,搭建软件仿真环境,对交换单元的基本功能进行测试。第五,搭建板级调试的环境,对交换单元进行性能的验证。最终测试结果表明,本设计方案正确合理,工作稳定,能够满足项目需求,达到预期设计目标。本文的创新点在于,第一,设计实现了对于三层单播帧分级查找目的MAC地址的策略,对于目的IP地址可以完全与某个单播表项的IP地址相等的数据帧进行基于数组的快速查找,来提高查找速度,否则采用基于二分法的范围匹配查找。第二,设计引入一个虚拟端口,作为广播数据帧内部处理的目的端口,并为此虚拟端口单独设置一路队列选择与控制模块,保证广播帧的优先转发。第三,设计并实现了基于SRIO接口的,支持自定义管控帧的专用管控通道,与数据通道相互独立,减少对数据帧实时转发的影响。

关键词：卫星通信分组交换 SRIO

基于ZYNQ的高速数据传输系统的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于ZYNQ的高速数据传输系统的设计与实现

作者：闫凯荣中北大学

学位级别：硕士

地面数据传输系统可以实现对待试验飞行器动态参数的状态监测和数据处理。但随着飞行器性能的显著提高及其单机设备的多样化,地面数据传输系统在集成度、数据交互和数据传输速度方面有了越来越高的需求。针对这些需求,依托于“某地面综... 详细信息

地面数据传输系统可以实现对待试验飞行器动态参数的状态监测和数据处理。但随着飞行器性能的显著提高及其单机设备的多样化,地面数据传输系统在集成度、数据交互和数据传输速度方面有了越来越高的需求。针对这些需求,依托于“某地面综合测控台”研制项目,设计了一种基于ZYNQ(Zynq-7000 All Programmable So C)的高速数据传输系统。其主要工作如下:首先,对系统的硬件进行设计。根据系统设计指标,从该高速数据传输系统与其他单机设备进行数据交互的角度出发,将硬件电路设计分为供电模块、RS-422遥测组合通信模块、千兆以太网采编器通信模块、上位机千兆以太网通信模块和SRIO(Serial Rapid IO)存储器测试台通信模块。系统选用Xilinx的ZYNQ芯片作为主控制器,采用“核心板+底板”的硬件结构,提高系统集成度。RS-422接口和千兆以太网接口均为电接口和光接口双接口设计,可根据传输距离进行灵活选择。其次,利用PS与PL软硬协同工作的特点进行逻辑设计。PL端具有数据传输的并发性和状态转移的灵活性,负责UART协议、UDP协议和SRIO协议的设计。为了避免串口通信时电磁干扰导致接收电平误判,增加串口精准采样逻辑,优化了UART协议;为了提高千兆以太网接口的数据传输可靠性,设计请求重传机制。PS端一方面负责指令通道分配以及DDR和BRAM存储空间的调度,并结合DMA和乒乓读写的方式实现PL与PS间的数据交互;另一方面,采用Lwip协议栈实现与上位机的TCP协议通信。最后,搭建测试平台,验证整个系统的可靠性。通过大量数据测试,高速数据传输系统能够完成对飞行试验前采编器和遥测组合的指令下发和状态监测,并在上位机进行状态显示,还能将本地数据发送至存储器综合测试台供存储器存储,整个通信过程无误码无丢帧。并且系统与采编器在15km光缆连接下,上位机千兆以太网接口数据传输速率可达669Mbps;与存储器测试台在5km光缆连接下,SRIO接口传输速率可达444.4Mbps;与遥测组合通过5km光缆连接,能够实现波特率为115.2kbps的数据通信。

关键词： ZYNQ 数据传输千兆以太网 SRIO

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于SRIO的双备份数据传输

集成电路与嵌入式系统 2024年第6期24卷 77-82页

作者：焦新泉杨建楠朱振麟徐胜中北大学仪器科学与动态测试教育部重点实验室电子测试技术国家重点实验室太原030051

为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行... 详细信息

为了解决在特殊条件下数据通道受到外界因素影响导致数据无法传输的问题,提出一种基于SRIO的双备份数据传输设计方案。设计中使用两个独立的SRIO IP核来实现主路通道和备份通道数据的独立传输,同时通过通道选择模块对数据传输通道进行备份选择。该方案以Xilinx的Kintex 7系列FPGA为SRIO的连接设备,物理层以FPGA芯片内部集成的GTX高速串行收发器作为传输基础;传输链路采用“光模块+光缆”代替电缆实现数据的高速可靠传输,该方案已运用到遥测系统数据采集装置项目,实现了FPGA设备间双备份数据传输。

关键词： SRIO 双备份 FPGA GTX高速串行收发器 Kintex 7

高分辨SAR/InSAR实时信号处理通信系统及数据预处理设计与实现

同方期刊数据库博看期刊评论

在线全文

学校读者我要写书评

暂无评论

高分辨SAR/InSAR实时信号处理通信系统及数据预处理设计与实现

作者：张涛西安电子科技大学

学位级别：硕士

合成孔径雷达(Synthetic Aperture Radar,SAR)是一种能够对目标场景进行探测成像的遥感设备。它不同于光学成像受限于云层,或者白天黑夜等的影响,可以全天时、全天候的对目标场景进行探测成像,得到二维高分辨图像。干涉合成孔径雷达(Int... 详细信息

合成孔径雷达(Synthetic Aperture Radar,SAR)是一种能够对目标场景进行探测成像的遥感设备。它不同于光学成像受限于云层,或者白天黑夜等的影响,可以全天时、全天候的对目标场景进行探测成像,得到二维高分辨图像。干涉合成孔径雷达(Interferometric Synthetic Aperture Radar,InSAR),是在SAR的基础上增加了一个天线,在高速运动平台飞行过程中利用两个天线分别接收信号回波,得到两幅具有相干性的SAR图像。然后经过图像配准、滤波、相位解缠等算法处理得到高精度的数字高程图(Digital Elevation Model,DEM),将二维测量拓展到了三维测量。SAR/InSAR处理系统相较于其他遥感设备具有其独特优势,所以在军事和民用领域应用极广。SAR/InSAR技术具有很高的研究价值,而SAR/InSAR实时信号处理系统更是其中的焦点。SAR/InSAR算法实现复杂,处理数据量和运算量也随着照射场景、分辨率和DEM精度的提高不断增加,而常规的SAR/InSAR处理系统动辄几十秒或分钟级的处理时间,难以满足一些对实时性要求比较高的应用场景。考虑到实时处理的需求,本文通过信号采集系统和信号处理系统为核心以及一些其他辅助子系统完成SAR/InSAR实时信号处理系统设计。其中信号采集系统主要由一块AD9680BCPZ-1250和一块Xilinx公司的FPGA芯片xcku040-ffva1156-2-i作为核心完成模拟信号的采集,并根据SAR/InSAR成像处理的特点在FPGA上实现一些数据预处理算法。与此同时,因为整个实时处理系统有大量数据需要通信,所以一个高效稳健的通信系统是其正常稳定工作的基础。本文的主要研究内容及创新点如下:1.本文深入研究SAR/InSAR实时信号处理系统。针对实时处理过程中的大量数据的存储问题,通过增加一个存储系统来解决实时成像过程中的数据存储问题,本文提出使用串行连接收发器(RocketIO)作为信号采集系统与数据存储系统之间的主控接口,从而实现数据的实时通信、跨时钟域传输、位宽转换和实时响应控制,设计开发了实时处理系统的数据存储和回放模块;同时搭建一个上位机,使用相应的配置命令,通过RS-422串口对回放模块进行配置,以适用更多场景。2.针对InSAR成像双路数据并行处理后难以快速发送影响后续实时处理的问题,本文提出了一种基于有限状态机的数据快速发送方法,利用单路SRIO(Serial Rapid Input Output,SRIO)接口开发信号采集系统和数据存储系统的通信模块,解决了InSAR双路大量数据难以快速发送的问题,使得InSAR双路数据可以迅速完成数据封装、响应和发送,并在实时处理系统中得以验证。3.完成了高分辨率InSAR主辅图像双路实时信号预处理,针对InSAR双通道AD四路数据采集造成的与实时处理时钟不匹配的问题,提出通过四路AD低采样频率进行数据采集后,再并行进行数字下变频处理获得高重频采样数据的InSAR双路高速数据采集方法,解决采样频率与实际处理时钟的不匹配问题,之后再进行距离向脉冲压缩处理。针对SAR/InSAR实时信号处理过程中实际成像带宽大于成像所需多普勒带宽的问题,结合算法特点和FPGA流水处理方式,将预滤波和降采样两个步骤有机结合,解决了SAR/InSAR实时处理过程中方位向数据量过大的问题,实现了InSAR主辅图像双路成像处理,提升了系统成像效率。4.对实时处理系统预处理模块和通信系统进行测试。与雷达系统前端进行联合调试,使SAR/InSAR实时信号处理系统可以稳定高效地工作。通过实际挂飞实验,验证了SAR/InSAR实时信号处理通信系统和数据预处理的有效性。

关键词：合成孔径雷达 DEM RocketIO 高速串行总线 SRIO FPGA RS-422串口实时信号处理

示波功率分析仪中同步采样与数据传输模块的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

示波功率分析仪中同步采样与数据传输模块的设计与实现

作者：陈子灵电子科技大学

学位级别：硕士

示波功率分析仪作为兼具波形显示与高精度功率运算功能的仪器设备在复杂电力系统的监测中有着十分重要的地位。示波功率分析仪中多通道数据的稳定传输与功率分析的精度离不开数据同步采样处理;在不同的应用场景中由于采样率、分辨率不同... 详细信息

示波功率分析仪作为兼具波形显示与高精度功率运算功能的仪器设备在复杂电力系统的监测中有着十分重要的地位。示波功率分析仪中多通道数据的稳定传输与功率分析的精度离不开数据同步采样处理;在不同的应用场景中由于采样率、分辨率不同,其传输数据带宽不定,对于系统中数据传输模块也在传输的速度以及稳定性上提出了很高的要求,这两个部分的效果都影响着整个仪器的性能。故本文从提高数据同步采样稳定性与通用性以及实现FPGA与DSP之间数据传输两个角度完成本文的撰写,其主要研究内容如下:1、针对示波功率分析仪对于功率参数高精度测量的需求,本文利用整周期同步采样的方式减小FFT运算时频谱泄漏产生的误差。设计并实现了同步采样时钟生成模块,该模块相较于传统做法节约了50%的ADC资源,并且降低了同步采样时钟的传输延时;此外,在同步采样时钟生成过程中引入跳变保护功能以防止同步采样时钟因为待测信号频率微小的变化而引起的明显晃动,保证了同步采样时钟的稳定性。2、针对示波功率分析仪功率模式下对于采样数据的不同需求,设计并实现了兼容多种采样模式的系统架构,能够适配功率模式下采样数据的缓存。功率模式的缓存模块能够适配同步采样条件下变采样率的特点,利用轮询检测模块实现各个通道缓存数据发送顺序的控制判断,使得各个通道的数据自主有序、不产生冲突地送入后端模块。该架构能对于前端采集板卡多类型、多数目,不同采样率数据的需求进行适配,有很好的通用性与可移植性3、针对示波功率分析仪对于大量数据连续不间断功率参数运算的需求,本文设计并实现了FPGA与DSP之间的SRIO高速数据传输模块,根据功率模式下的数据需求制定了数据流的传输规则,并根据该规则对DSP内存空间进行了创新性划分,该内存空间划分方式相较于传统做法能够提高FPGA与DSP之间数据交互的效率;设计了SRIO协议封装模块,该封装模块能够自适应前端传输速率,将采样数据以及其对应频率等信息通过状态机实现自动编码封装,最终通过SRIO传输至DSP。经测试,该数据的同步采样与数据传输模块能实现每帧数据点为5120,三张采样板卡以同步采样方式同时连续工作24小时情况下数据的稳定采样传输。

关键词：示波功率分析仪 FPGA 同步采样 SRIO

基于ZYNQ的远距离高速数据传输系统的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于ZYNQ的远距离高速数据传输系统的设计与实现

作者：辛云旭中北大学

学位级别：硕士

目前我国航空航天领域飞行器性能及其单机设备的复杂度显著提高,对与其配套进行试验的地面传输系统的传输距离、传输速度和设备集成度均提出了更高的要求。针对这一应用需求,本文依托于“某地面数据传输系统”研制项目,设计了一种基于ZY... 详细信息

目前我国航空航天领域飞行器性能及其单机设备的复杂度显著提高,对与其配套进行试验的地面传输系统的传输距离、传输速度和设备集成度均提出了更高的要求。针对这一应用需求,本文依托于“某地面数据传输系统”研制项目,设计了一种基于ZYNQ(Zynq-7000 All Programmable So C)的具有远距离高速数据传输功能的系统,主要工作如下:1.在数据传输系统的硬件电路设计中,针对本系统中元器件所需电压种类多、ZYNQ对上电顺序有严格要求的问题,在供电单元设计中采用了DC/DC和LDO(Low-Dropout Voltage Regulators)两种供电方案相结合的办法,并针对LDO发热严重的问题进行了热设计;针对提高系统集成度的设计需求,在控制单元设计中采用单片ZYNQ芯片替代传统设计中“处理器+FPGA”的复杂结构;针对远距离传输的设计需求,在对外接口单元设计中采用了光电转换模块的方法实现远距离传输;针对高速传输的设计需求,设计了千兆以太网和SRIO(Serial Rapid IO)接口的硬件电路,为了提高数据传输的可靠性,对接口信号完整性的影响因素进行了分析并提出了抑制措施;2.在数据传输系统的软件逻辑设计中采用对ZYNQ软硬件协同编程的方法,针对与遥测设备指令上传可靠性的需求在PL端实现了双备份具有奇校验位的UART串行传输协议;针对与采编控制器实现数据高速可靠传输的设计需求,在PL端实现了具有自动重传功能的UDP协议;与存储器测试台的高速传输在PL端实现Rapid IO传输协议;在与上位机的交互设计中在PS端采用Lwip协议栈实现高可靠性的标准TCP协议;3.搭建闭环测试平台,通过多次大数据量测试,该高速数据传输系统能够完成与遥测设备在5km的传输距离下通过RS-422光接口实现115.2kbps±3%的零误码通信,与采编控制器在5km的传输距离下通过千兆以太网光接口实现645Mbps的零丢帧、零误码传输,与存储器测试台在10km的传输距离下通过SRIO光接口实现444Mbps的零丢帧、零误码数据传输。

关键词： ZYNQ 数据传输千兆以太网 SRIO 光电转换

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

SRIO交换系统冗余备份机制的研究

航天控制 2018年第5期36卷 75-79,86页

作者：包冲中国科学院大学北京国科环宇空间技术有限公司北京100049

针对SRIO交换系统在航天等高可靠环境中应用时所遇到的可靠性问题,研究了其冗余备份机制。根据SRIO交换结构的特点,首先对系统中的各个组成部件进行分析,并设定了一个简化的系统模型。通过对几种不同的冗余备份机制可靠性的计算和分析比... 详细信息

针对SRIO交换系统在航天等高可靠环境中应用时所遇到的可靠性问题,研究了其冗余备份机制。根据SRIO交换结构的特点,首先对系统中的各个组成部件进行分析,并设定了一个简化的系统模型。通过对几种不同的冗余备份机制可靠性的计算和分析比较,总结了SRIO交换系统冗余备份机制的一些设计原则。最后描述了冗余备份机制在一台数据处理设备中的具体实现情况,从而说明了所提出的冗余备份机制的合理性和有效性。

关键词： SRIO 交换系统冗余备份可靠性拓扑结构 VPX

基于FPGA的SRIO多通道控制系统设计与实现

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

电子技术应用 2023年第1期49卷 107-113页

作者：薛培官剑邵春伟张鑫刚郑思旭无锡华普微电子有限公司江苏无锡214000 中国电子科技集团公司第五十八研究所江苏无锡214000

在板间互联及芯片互联方式上,SRIO具有更高的带宽及实时性。使用MSG(消息)接口的HELLO格式,发送端采用多接口设计方法,内部采用Round-Robin处理机制,实现了多通道接口在同时发送数据时共用一个SRIO接口的竞争处理;同时封装为多通道的输... 详细信息

在板间互联及芯片互联方式上,SRIO具有更高的带宽及实时性。使用MSG(消息)接口的HELLO格式,发送端采用多接口设计方法,内部采用Round-Robin处理机制,实现了多通道接口在同时发送数据时共用一个SRIO接口的竞争处理;同时封装为多通道的输入输出的方式,支持接口数量、时钟域的任意扩展。经过测试验证,该系统最大可实现64个不同时钟下通道的数据收发,单通道下包和包之间延时最低可到4μs,在SRIO传输应用方向上,具有较好的应用价值。

关键词： XILINX SRIO 多通道 Round-Robin

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于SRIO总线的硬件加解密系统设计

基于SRIO总线的硬件加解密系统设计

作者：李果村成都理工大学

学位级别：硕士

近年来,嵌入式系统根据用户需求灵活设计而在工业、军事、消费、通信等领域得到了广泛的应用。面对越来越广阔的应用场景,人们对嵌入式的安全性有了更高的要求。尤其是在医疗电子、工业控制、航空航天等领域,嵌入式系统的安全性显得更... 详细信息

近年来,嵌入式系统根据用户需求灵活设计而在工业、军事、消费、通信等领域得到了广泛的应用。面对越来越广阔的应用场景,人们对嵌入式的安全性有了更高的要求。尤其是在医疗电子、工业控制、航空航天等领域,嵌入式系统的安全性显得更加重要。CPU作为嵌入式系统的核心,用户数据等重要的信息均通过CPU进行统一管理和存储。但CPU在处理密集和复杂任务时,其速度难以满足高速的网络环境。相较于软件加密而言,硬件加密由于将算法集成在硬件电路中,不易被破坏。目前常见的硬件加密方式主要有密码芯片等方式。常见的密码芯片与CPU的数据交互主要通过UART、GPIO、SPI等低速接口,即使在密码芯片中加密延时较低的情况下,大量数据需要被加密时,系统整体的加密速度相对较低。对于一个系统中有多个CPU需要被加密的嵌入式系统中,密码芯片还会增加硬件设计的复杂度和系统功耗。基于上述问题提出了基于SRIO总线的硬件加解密系统设计。系统设计时选用了Xilinx公司Sparten-6系列芯片,通过硬件描述语言生成硬件电路,电路的并行性提高了加解密算法的运算速度,为加密算法的硬件实现提供了更灵活、更高性能的载体。SRIO串行总线的线速率可运行在1.25Gbps、2.5Gbps、3.125Gbps,可提供CPU和FPGA之间数据高速传输的通道。论文的研究工作主要体现在如下方面:首先,研究了软硬件加解密技术领域发展现状和最新成果,分析了最流行的AES、DES、RSA加密算法,以及现场可编程门阵列FPGA在嵌入式系统中的应用。针对目前嵌入式系统中CPU的硬件加解密方式和加解密效率的不足,提出使用FPGA作为加解密载体,通过SRIO进行加解密后的数据传输,实现高性能CPU的硬件加解密的设计方案。在系统设计实现过程中,首先利用Verilog语言编程在FPGA中实现加解密算法。第二,设计了仲裁管理机制,对多CPU下的加解密任务进行平均轮询和优先级轮询。第三,进行了配置模块设计,用户可通过配置DMA描述符,指定任意长度的需要被加密或解密的数据,还可以实时对密钥进行修改。在CPU在配置成功FPGA中的寄存器后,后续任务均由FPGA主动发起DMA,最大程度降低了CPU端的任务复杂度。第四,接收缓冲与发送缓冲设计采用BRAM对数据进行缓存,通过乒乓的方式控制缓冲区的读写。通过设计缓冲区不仅使传输更加高效,接收缓冲设计还解决了SRIO协议中响应事物的无序性。第五,采用双通道设计,通过两个X4的GTP将加密和解密通道独立开来,每个通道在驱动SRIO IP核提供的用户接口时,提供了6个独立的DMA通道。最后,对加解密模块代码进行了仿真验证,并设计了Python加密软件以验证系统加解密功能的可靠性。此外还从减少资源消耗以及提升加解密速率两个方面对系统性能进行了优化。通过利用AES-256前13轮的加密和解密操作相同的特性,采用例化轮加密模块和轮解密模块8次的方式,实现了14轮的加解密,降低了加解密的延时和FPGA内部的资源消耗。对Ireq总线的驱动方式进行了优化,提高了SRIO总线的传输效率。通过所进行的实测,结果表明,设计达到预定目标。经过最终的测试,在系统时钟频率50MHz,GTP参考时钟为156.25MHz,加密通道与解密通道工作在X4模式,线速率为3.125Gbps的前提条件下,优化后的加密和解密模块的资源占用率均降低了30%左右,延时降低了42%左右。当只有一个CPU产生加解密任务时,各个CPU的加解密速度平均在760MB/s左右,当多个CPU产生加密或解密任务时,平均速率为120MB/s左右。与SRIO总线传输效率优化前相比,加解密的速率提升了19%左右。最后,将Python加密验证平台的加密结果与系统加密后的数据及进行对比,验证了系统加解密的可靠性。

关键词： SRIO CPU AES-256 FPGA DMA