检索结果-南通市图书馆

一种基于BCH算法的sram PUF芯片的设计、测试与分析

在线全文

学校读者我要写书评

暂无评论

电子测量技术 2021年第6期44卷 28-35页

作者：张家梁宋贺伦中国科学技术大学纳米技术与纳米仿生学院合肥230026 中国科学院苏州纳米技术与纳米仿生研究所苏州215123

物理不可克隆功能是一种新型的信息安全硬件,在物联网、消费电子等领域得到了越来越广泛的应用。基于sram的PUF是工业上应用最广泛的一种类型。基于华宏0.11μm CMOS工艺的sram PUF,通过引入BCH算法解决了sram的不稳定性造成的误码率问... 详细信息

物理不可克隆功能是一种新型的信息安全硬件,在物联网、消费电子等领域得到了越来越广泛的应用。基于sram的PUF是工业上应用最广泛的一种类型。基于华宏0.11μm CMOS工艺的sram PUF,通过引入BCH算法解决了sram的不稳定性造成的误码率问题。通过设计单片机测试电路和PUF芯片测试板,对PUF芯片的片内汉明距离、片间汉明距离和稳定性等关键指标进行了详细的测试和分析。测试结果表明,PUF的片间汉明距离达到42.2%,片内汉明距离达到20.0%,并且具有很好地电压稳定性与温度稳定性。在BCH算法纠错机制运行的情况下芯片片内汉明距离降为0,很好地解决了PUF实现过程中的误码率问题。基于本项研究可知,通过BCH算法与sram单元相结合的方式可以很好地解决PUF常出现的不稳定性的问题。BCH算法与sram单元相结合的PUF芯片可以很好地满足识别、电子标签等应用的需要。

关键词： STM32F4单片机 sram PUF BCH算法串口通信芯片测试

利用加速器提供的重离子进行sram单粒子效应研究

在线全文

学校读者我要写书评

暂无评论

强激光与粒子束 2000年第1期12卷 125-128页

作者：张正选李国政罗晋生陈晓华姬琳王燕萍巩玲华西北核技术研究所西安交通大学微电子所 710049 西安交通大学微电子所北京大学重离子物理所

报导了利用北京大学串列静电加速器提供的重离子对两类静态随机存储器进行单粒子效应的实验和测量。给出了两类静态随机存储器的单粒子效应翻转截面随线性能量转移值的变化关系曲线。

关键词：吕列静电加速器单粒子效应重离子 sram

sram IP时序参数检测电路的设计与实现

在线全文

学校读者我要写书评

暂无评论

SRAM IP时序参数检测电路的设计与实现

作者：龙先杰上海交通大学

学位级别：硕士

静态随机存储器（sram）是SoC中的重要模块,它的时序参数影响着整个系统的性能。然而在工艺不稳定的情况下,电子设计自动化（EDA）工具得到的时序参数往往不够准确,如何在这种情况下得到sram模块的精确时序参数成为了业界的一大难题。... 详细信息

静态随机存储器（sram）是SoC中的重要模块,它的时序参数影响着整个系统的性能。然而在工艺不稳定的情况下,电子设计自动化（EDA）工具得到的时序参数往往不够准确,如何在这种情况下得到sram模块的精确时序参数成为了业界的一大难题。本文提出一种自动测量sram时序参数的电路,可测量多个输入端口的建立时间和输出端口的访问时间,包含信号为上升信号和下降信号的两种情况。电路中使用了数字延迟链,可在片内产生特定的信号延迟,用来测量建立时间和访问时间;运用了校准技术,保证了在不同PVT条件下的准确测量;包含时钟树结构,将延迟链产生的延迟“扩展”到每一个输入端口,从而能够同时测量sram多个端口的建立时间;设计了信号沿反转模块,保证能测量上升和下降两种信号情况下的时序参数。电路中集成了控制模块,它能够根据输入指令自动化地完成各参数的测量,可以有效减少测试工作量。电路使用无锡上华（CSMC）130 nm工艺。在不同PVT条件下的后仿结果表明,系统具有较高的测量精度。系统的量程为0～4.8 ns,测量分辨率为9.8 ps。延迟链的相对误差约为3.8%,并随测量值的增大而减小。本文提出的测量方案具有较广泛的适用性,不但可测量sram的时序参数,还可应用于其他时序电路。

关键词：延迟链 sram 时序参数 SoC

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

sram的动态故障测试研究

SRAM的动态故障测试研究

作者：钱榴源南京航空航天大学

学位级别：硕士

随着嵌入式存储器在片上系统（SoC）中的使用越来越广泛，嵌入式存储器测试在工业界和学术界受到了广泛关注。随着存储器工艺尺寸的减小，为了获得高存储密度和快速的存取速度，sram可能会在制造时出现一些新的缺陷。由于嵌入式存储器... 详细信息

随着嵌入式存储器在片上系统（SoC）中的使用越来越广泛，嵌入式存储器测试在工业界和学术界受到了广泛关注。随着存储器工艺尺寸的减小，为了获得高存储密度和快速的存取速度，sram可能会在制造时出现一些新的缺陷。由于嵌入式存储器通常比较复杂，因此故障的建模和测试成为了一项比较困难的任务。经典的存储器测试算法只适用于静态故障，而不足以测试超深亚微米（Very Deep Sub-Micron, VDSM）技术下出现的新型故障，这类新型故障被称为动态故障。因此，研究sram的动态故障具有重要的理论意义与实用价值。本文以sram的动态故障测试为研究内容，主要研究内容如下：（1）基于六晶体管构建简化的sram电路及其参数的选取。为缩短仿真时间，构建了一种简化的sram电路，包括预冲电路和写驱动，并通过仿真证实了此简化电路具有正确的读、写以及保持数据的功能。鉴于本文仿真在TSMC180nm工艺下进行，且结合存储单元的W/L比例限制，最终决定选取了各晶体管的尺寸。（2） sram存储单元的阻抗性开路故障研究。首先介绍了存储单元并对其存在的故障进行了分析研究，重点研究了动态读破坏故障（dRDF）产生的原因及其测试算法，通过仿真实验得出了读操作的次数M、植入故障的阻值和读操作周期之间的联系。然后对静态故障也进行了仿真实验，并比较了静态故障与动态故障之间的差异。（3） sram预冲电路的阻抗性开路故障研究。首先介绍了预充电路并对其存在的故障进行了分析研究，重点研究了未修复写故障（URWF）和未修复读故障（URRF）产生的原因及对应的测试算法，并通过仿真验证了算法的有效性，且发现URWF的测试效率要比URRF的测试效率高。以上所有仿真均采用TSMC180nm工艺，且在动态故障研究中首次采用180nm工艺，最后通过Hspice电路仿真软件进行仿真、验证。

关键词： sram 存储器测试动态故障静态故障 TSMC180nm工艺阻抗性开路

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于sram PUF电路的AES算法设计

数学的实践与认识 2015年第9期45卷 125-131页

作者：李刚汪鹏君张跃军李建瑞宁波大学电路与系统研究所浙江宁波315211

通过对物理不可克隆函数(Physical Unclonable Functions,PUF)电路和高级加密标准(Advanced Encryption Standard,AES)算法的研究,提出一种基于sram PUF电路的AES算法设计方案.方案首先验证sram上电初始值具有随机性分布特征,并利用跟... 详细信息

通过对物理不可克隆函数(Physical Unclonable Functions,PUF)电路和高级加密标准(Advanced Encryption Standard,AES)算法的研究,提出一种基于sram PUF电路的AES算法设计方案.方案首先验证sram上电初始值具有随机性分布特征,并利用跟轨迹法提取sram PUF电路稳定的输出位;其次利用sram PUF电路稳定输出值的物理不可克隆属性设计密钥扩展算法,使其具备单向性和硬件识别特性.最后设计所提算法的硬件结构并通过FPGA验证.

关键词：物理不可克隆函数 sram PUF电路 AES算法算法设计

在线全文

学校读者我要写书评

暂无评论

sram存储器总剂量效应研究

SRAM存储器总剂量效应研究

作者：张波西安电子科技大学

学位级别：硕士

近年来我国航天事业迅速发展，对抗辐射集成电路的需求也在不断的增加。存储器作为集成电路的重要组成部分，在长期空间使用中很容易发生总剂量效应。sram不仅作为最基本的存储器之一被广泛使用，而且还作为高速缓冲存储器和寄存器堆栈... 详细信息

近年来我国航天事业迅速发展，对抗辐射集成电路的需求也在不断的增加。存储器作为集成电路的重要组成部分，在长期空间使用中很容易发生总剂量效应。sram不仅作为最基本的存储器之一被广泛使用，而且还作为高速缓冲存储器和寄存器堆栈被嵌入微处理器等核心器件中。因此sram的抗辐射性能决定着航天器和卫星的控制系统电路的稳定性，开展对sram的总剂量效应研究非常有必要。本文从半导体器件中最常用的硅材料出发，研究了SiO2氧化层受辐照损伤机理和辐照效应。从MOS管的结构和功能出发，得出辐照对MOS管的总剂量效应影响。结合sram的单元结构和功能分析得出sram的总剂量效应敏感单元是存储阵列和敏感放大器，sram辐照下失效的最劣偏置是静态偏置。设计出sram总剂量辐射效应试验的测试方案和测试系统，通过试验证明静态偏置是sram的总剂量效应最劣偏置。

关键词： sram 总剂量效应敏感性分析测试系统

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

一种测试sram失效的新型March算法

微电子学 2007年第3期37卷 330-333页

作者：须自明王国章刘战于宗光江南大学信息工程学院江苏无锡214000

随着工艺偏差的日益增加,新的失效机制也在亚100 nm工艺的CMOS电路里出现了,特别是sram单元。sram单元的故障由晶体管阈值电压Vt差异引起,而Vt差异又是由工艺偏差造成的。对于这类sram失效机制,需要把它映射成逻辑故障模型,并为检测出... 详细信息

随着工艺偏差的日益增加,新的失效机制也在亚100 nm工艺的CMOS电路里出现了,特别是sram单元。sram单元的故障由晶体管阈值电压Vt差异引起,而Vt差异又是由工艺偏差造成的。对于这类sram失效机制,需要把它映射成逻辑故障模型,并为检测出这类故障研究出新的March测试序列。针对这些逻辑故障模型,提出了一种新型的March算法序列;并通过验证,得到了很高的测试覆盖率。

关键词：失效机制 March测试序列工艺偏差 sram

在线全文

学校读者我要写书评

暂无评论

嵌入式sram MBIST优化设计研究

微电子学与计算机 2020年第8期37卷 37-42页

作者：姜爽刘诗斌郭晨光喻贤坤西北工业大学电子信息学院陕西西安710072 北京微电子技术研究所北京100076

随着制造工艺的进步和SoC功能的日益丰富,现代SoC大多会集成大量不同种类的嵌入式sram,三单元耦合故障对电路的影响开始加深.传统MBIST通常基于EDA工具直接实现,以检测单、双单元故障为主,无法全面覆盖三单元耦合故障,应用于现代SoC时... 详细信息

随着制造工艺的进步和SoC功能的日益丰富,现代SoC大多会集成大量不同种类的嵌入式sram,三单元耦合故障对电路的影响开始加深.传统MBIST通常基于EDA工具直接实现,以检测单、双单元故障为主,无法全面覆盖三单元耦合故障,应用于现代SoC时还面临测试开销过大,测试覆盖率低等问题.通过提出一种针对三单元耦合故障,以及基于嵌入式sram的大小、类型、数量和版图布局的精细化MBIST优化设计方法,实现了SoC芯片面积和测试时间的平衡和优化,降低了测试成本并提升了测试覆盖率.

关键词： sram MBIST 三单元耦合故障测试成本测试覆盖率

在线全文

学校读者我要写书评

暂无评论

sram随机故障注入技术研究与验证

SRAM随机故障注入技术研究与验证

作者：王荧南京邮电大学

学位级别：硕士

随着芯片制造工艺不断进步,新型制造工艺使得sram(静态随机存储器)在制造过程中出现更为复杂的故障模型。目前芯片测试方案越渐完善,人们对于注入故障以验证测试算法覆盖率越来越重视。近年来,关于sram内建自测试改进算法层出不穷,而对... 详细信息

随着芯片制造工艺不断进步,新型制造工艺使得sram(静态随机存储器)在制造过程中出现更为复杂的故障模型。目前芯片测试方案越渐完善,人们对于注入故障以验证测试算法覆盖率越来越重视。近年来,关于sram内建自测试改进算法层出不穷,而对于sram的内建自测试算法的故障覆盖率,仍然没有一种有效验证方法。目前只停留在单地址RTL级故障注入,模拟简单的故障模型来验证存储器测试算法有效性。该方法既不能验证统计故障覆盖率也无法完成复杂故障模型注入。因此,设计一种可以有效验证测试算法故障覆盖率的随机故障注入技术成为目前sram测试领域需要突破的技术难题。本文围绕测试验证故障覆盖率这一技术难点,综合考虑故障注入所需面积、时间及成本等方面,提出了一种不会占用额外面积且不增加仿真时长的存储器随机故障注入技术。本文的主要研究内容为:(1)熟悉sram结构特点、故障注入的发展现状。比较目前现有的故障注入技术特点,针对sram故障模型的故障机理与故障表现,设计出专门的随机故障注入技术。(2)验证提出的随机故障注入技术可行性。(3)完成统计计算验证测试算法故障覆盖率。(4)提取出统计验证覆盖率数据中,该算法无法完全覆盖故障类型。用改进算法March＿RAW1再次检测,达到验证测试算法改进有效性目的。本文主要研究了存储器故障机理以及存储器故障注入技术来完成测试算法覆盖率的统计验证。本实验对象为TSMC40nm工艺下的6T sram。在此基础上实现了存储器随机故障注入并通过HSIM仿真验证故障注入技术的有效性。通过HSIM+VCS混合仿真平台对大量随机故障注入后存储器进行MBIST测试,统计分析所有仿真波形。结果表明:March C+算法针对阻抗性开路故障的测试故障覆盖率达到87.8%。随后基于该混合仿真平台,将测试算法替换为改进后的March＿RAW1测试算法。结合仿真波形图分析:基于March C+算法的改进算法March＿RAW1可以检测到March C+测试算法无法覆盖到的动态读破坏故障,验证了目前业界对存储器测试算法改进的有效性。

关键词： sram 随机故障注入阻抗性开路故障故障覆盖率内建自测试