检索结果-南通市图书馆

Simulation study of conductive filament growth dynamics in oxide-electrolyte-based reram

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2014年第10期35卷 56-59页

作者：孙鹏霄刘肃李泠刘明 School of Physical Science and Technology Lanzhou University Institute of Microelectronics Chinese Academy of Sciences

Monte Carlo （MC） simulations, including multiple physical and chemical mechanisms, were performed to investigate the microstructure evolution of a conducting metal filament in a typical oxide-electrolyte-based reram. It has been revealed that the growth direction and geometry of the conductive filament are controlled by the ion migration rate in the electrolyte layer during the formation procedure. When the migration rate is rela- tive high, the filament is shown to grow from cathode to anode. When the migration rate is low, the growth direction is expected to start from the anode. Simulated conductive filament （CF） geometries and I-V characteristics are also illustrated and analyzed. A good agreement between the simulation results and experiment data is obtained.

关键词： reram Monte Carlo method growth direction of filament ion migration rate

Graph processing and machine learning architectures with emerging memory technologies: a survey

在线全文

学校读者我要写书评

暂无评论

Science China(Information Sciences) 2021年第6期64卷 5-29页

作者： Xuehai QIAN Ming Hsieh Department of Electrical and Computer Engineering University of Southern California

This paper surveys domain-specific architectures(DSAs) built from two emerging memory technologies. Hybrid memory cube(HMC) and high bandwidth memory(HBM) can reduce data movement between memory and computation by placing computing logic inside memory dies. On the other hand, the emerging non-volatile memory, metal-oxide resistive random access memory(reram) has been considered as a promising candidate for future memory architecture due to its high density, fast read access and low leakage power. The key feature is reram’s capability to perform the inherently parallel in-situ matrixvector multiplication in the analog domain. We focus on the DSAs for two important applications—graph processing and machine learning acceleration. Based on the understanding of the recent architectures and our research experience, we also discuss several potential research directions.

关键词： graph processing machine learning acceleration reram HMC/HBM

3D resistive RAM cell design for high-density storage class memory—a review

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

Science China(Information Sciences) 2016年第6期59卷 35-55页

作者： Boris HUDEC Chung-Wei HSU I-Ting WANG Wei-Li LAI Che-Chia CHANG Taifang WANG Karol FRHLICH Chia-Hua HO Chen-Hsi LIN Tuo-Hung HOU Department of Electronics Engineering and Institute of Electronics National Chiao-Tung University Institute of Electrical Engineering Slovak Academy of Sciences Winbond Electronics Corporation

In this article, we comprehensively review recent progress in the Re RAM cell technology for 3D integration focusing on a material/device level. First we briefly mention pioneering work on high-density crossbar Re RAM arrays which paved the way to 3D integration. We discuss the two main proposed 3D integration schemes—3D horizontally stacked Re RAM vs 3D Vertical Re RAM and their respective advantages and disadvantages. We follow with the detailed memory cell design on important work in both areas, utilizing either filamentary or interface-limited switching mechanisms. We also discuss our own contributions on Hf O2-based filamentary 3D Vertical Re RAM as well as Ta Ox/Ti O2 bilayer-based self-rectifying 3D Vertical Re RAM. Finally,we summarize the present status and provide an outlook for the nearterm future.

关键词： RRAM reram resistive switching crossbar cross-point storage class memory 3D integration atomic layer deposition selector

State-of-the-art flash memory devices and post-flash emerging memories

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

Science China(Information Sciences) 2011年第5期54卷 1039-1060页

作者： LU ChihYuan LUE HangTing Macronix International Co. Ltd. 16 Li-Hsin Road Hsinchu Science Park Hsinchu

Although conventional Floating gate (FG) flash memory has recently gone into the 2X nm node, the technology challenges are formidable below 20 nm. Charge-trapping (CT) devices are promising to scale beyond 20 nm but below 10 nm both CT and FG devices hold too few electrons for robust MLC (multi-level cell, or more than one bit storage per cell) storage. However, due to the simpler structure and its more robust storage (not sensitive to tunnel oxide defects since charges are stored in deep trap levels), CT is much more desirable than FG in 3D stackable Flash memory. Optimistically, 3D CT Flash memory may allow the density increase to continue for at least another decade beyond the 1Xnm node. In this paper, we review the current status of FG devices, their scaling challenges, and the operation principles of CT devices and several variations such as MANOS and BE-SONOS. We will then discuss various 3D memory architectures, technology challenges and address the poly-silicon thin film transistor (TFT) issues. Devices that do not rely on charge storage are naturally not limited by the number of electrons, thus promise further scaling below 10 nm. Several of the most promising post-flash era devices, their operation principle and critical issues are reviewed. (One of them, phase change memory, will be covered in a separate article thus not included here.) Their potential applications and challenges for 3D stacking are critically examined.

关键词： non-volatile memory charge-trapping (CT) device NOR Flash NAND Flash BE-SONOS 3D NAND VG NAND FeRAM MRAM reram

Ferroelectricity-modulated resistive switching in Pt/Si:HfO_2/HfO_(2-x)/Pt memory

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

Journal of Semiconductors 2016年第8期37卷 67-71页

作者：蒋然杜翔浩韩祖银 Physical School Shandong University

It is investigated for the effect ofa ferroelectric Si：Hf02 thin film on the resistive switching in a stacked Pt/Si：HfO2/highly-oxygen-deficient HfO2-x/Pt structure. Improved resistance performance was observed. It was concluded that the observed resistive switching behavior was related to the modulation of the width and height of a depletion barrier in the HfO2-x layer, which was caused by the Si：HfO2 ferroelectric polarization field effect. Reliable switching reproducibility and long data retention were observed in these memory cells, suggesting their great potential in non-volatile memories applications with full compatibility and simplicity.

关键词： reram ferroelectric models

在线全文

学校读者我要写书评

暂无评论

基于reram的神经网络加速器发展概况

西部广播电视 2018年第24期39卷 246-251页

作者：周川波四川广播电视台520发射传输台

本文关注2016年体系结构领域两个重要的峰会ISCA和MICRO,简单介绍了这两个会议有关神经网络加速器的研究成果,重点关注了基于金属氧化物的电阻式随机访问存储器(Metal-oxide Resistive Random Access Memory,reram)的有关文章。参照计... 详细信息

本文关注2016年体系结构领域两个重要的峰会ISCA和MICRO,简单介绍了这两个会议有关神经网络加速器的研究成果,重点关注了基于金属氧化物的电阻式随机访问存储器(Metal-oxide Resistive Random Access Memory,reram)的有关文章。参照计算机系统层次化结构,本文首先介绍了Re RAM的原理和结构,然后介绍了基于Re RAM设计的简单神经网络架构,该架构仅仅支持30个连接权重,支持神经网络十分有限。PRIME架构极大地扩展了对神经网络计算的支持,针对不同网络(多层感知器,卷积神经网络)和较大规模数据集(MNIST)都取得了较好的实验效果。PRIME虽然对神经网络加速效果较好,但是其提供的软硬件接口仍然只针对PRIME架构本身,缺乏扩展性。NEUTRAMS工具集是为了消除硬件约束提出来,该工具集通过仿真层对硬件的抽象,使得在表示层设计的神经网络不需要修改即可实现在不同硬件架构上移植。实验均证明了上述方法的有效性。

关键词：神经网络加速器 reram PRIME NEUTRAMS 深度学习

在线全文

学校读者我要写书评

暂无评论

基于内存计算的卷积神经网络加速器研究

基于内存计算的卷积神经网络加速器研究

作者：刘恂北方工业大学

学位级别：硕士

随着卷积神经网络在图像视频识别等领域的广泛应用,海量的卷积神经网络计算任务需要得到高效的处理。传统的处理器架构,例如CPU和GPU,由于其结构的局限性无法很好地适应神经网络的计算特点。尽管许多相关工作提出了基于近存储计算的深... 详细信息

随着卷积神经网络在图像视频识别等领域的广泛应用,海量的卷积神经网络计算任务需要得到高效的处理。传统的处理器架构,例如CPU和GPU,由于其结构的局限性无法很好地适应神经网络的计算特点。尽管许多相关工作提出了基于近存储计算的深度神经网络专用加速器,但在冯诺依曼架构下,无法从本质上解决存储墙对深度神经网络加速器性能的影响。因此,研究者们提出基于内存计算的深度神经网络加速器来缓解大量数据访存带来的存储墙问题。现在大多数研究工作提出的加速器架构都以尺寸固定,相互独立的阵列计算单元作为基础。这样设计的优势是在于可通过拆分矩阵的方式来适应输入输出大小不同的各类矩阵乘法。但是,由于阵列内以模拟信号的形式进行计算而模拟信号无法存储,故需要进行大量数字信号与模拟信号互相转换的操作,从而产生大量的时耗和能耗。在上述背景下,论文设计了一种基于内存计算的卷积神经网络加速器。论文的主要工作包括:分析了经典卷积神经网络的结构特点,深度神经网络加速器的研究现状以及基于内存计算的深度神经网络加速器的不足之处。提出了基于reram的卷积神经网络加速器体系结构（RFSM）,并详细阐述了RFSM中包含的关键技术。为了提高推理任务的处理效率,利用相邻层之间输入输出数据的关系,提出了基于感受野的卷积计算策略和阵列计算单元动态连接技术。基于感受野的卷积计算策略指导阵列计算单元按照计算的输入输出需求完成动态连接,使得阵列计算单元内可进行无信号转换操作的多卷积计算。本文还提出了单图像推理任务M分技术,该技术划分后的推理任务可相互独立地并行处理。在CACTI 6.5上模拟得到片上存储器等的能耗和面积。根据已有研究提出的能耗和面积模型来计算基于reram阵列计算单元,数字模拟信号转换器和模拟数字信号转换器的能耗和面积。实验结果表明,本文提出的基于内存计算的卷积神经网络加速器相比于已有研究工作ISAAC,能提高约6.5倍的计算速度,降低约7.1倍的能量消耗。

关键词：内存计算卷积神经网络加速器 reram

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向可变形卷积的神经网络加速器

面向可变形卷积的神经网络加速器

作者：褚程合肥工业大学

学位级别：硕士

可变形卷积网络在计算机视觉任务中被广泛使用,在目标检测、语义分割、目标分类以及视频动作检测等多种领域中都展现出良好的性能。在可变形卷积网络中传统的卷积层和可变形卷积层都是计算复杂度的主要来源。然而现有的神经网络加速器... 详细信息

可变形卷积网络在计算机视觉任务中被广泛使用,在目标检测、语义分割、目标分类以及视频动作检测等多种领域中都展现出良好的性能。在可变形卷积网络中传统的卷积层和可变形卷积层都是计算复杂度的主要来源。然而现有的神经网络加速器主要集中于传统卷积层的优化加速任务,对于可变形卷积层的关注却很少。目前的研究工作中,一种较为常见的做法是通过修改算法,使可变形卷积算法适合在硬件上映射,但是这样的做法或多或少会使得可变形卷积网络的精度有所下降。因此,目前并没有可以支持完整可变形卷积算法的加速器。在本文的研究中,我们对可变形卷积进行了深入的探索。对于可变形卷积的硬件加速进行了深入研究,分别在基于reram的卷积神经网络加速器和一维点积阵列神经网络加速器的基础上实现了可变形卷积层的加速。对于基于reram的卷积神经网络加速器,我们选用了不同尺寸的reram阵列并且选用了不同精度的reram单元。使得reram阵列可以更好的支持可变形卷积的运算。同时,我们提出了一种新颖的执行双线性插值的映射方法,这种方式避免了reram阵列顺序写入带来的高延迟和高功耗,减少了硬件的操作次数,可以在原地完成双线性插值的全部计算。然后,本文修改了输入缓冲区的结构,不仅避免了高功耗的四端口设计,又保证了计算阵列可以得到足够的数据。并且根据缓冲区结构,本文设计了相应的在线索引生成单元,并通过分块策略提高了面积利用率。最后通过重新设计数据流提高了加速器执行可变形卷积的并行度。最终的实验结果表明,和CPU,GPU,ASIC+CPU以及ISSAC+CPU四种平台相比,本文的设计在性能方面分别达到了227倍,15.1倍,26.8倍和20.4倍的提升。在能耗方面分别达到了225倍,17.4倍,32.9倍,38.6倍的降低。进而针对更为广泛使用的一维点积阵列神经网络加速器,本文设计了一款基于一维点积阵列加速器的可变形卷积神经网络加速器。根据可变形卷积的算法特征,我们将可变形卷积的执行步骤分为三步进行处理,并通过将各个处理阶段拼接融合,避免了数据的反复传输,避免了昂贵的通信代价。然后设计了新的地址转换单元,将特征索引转换成输入缓冲区的索引,同时地址转换单元可以计算出双线性插值计算需要的系数,这可以将双线性插值转换成一个小型的卷积运算。最后我们将双线性插值部署到一维点积阵列。实验结果表明,在执行可变形卷积神经网络方面,我们的设计明显优于另外三种硬件平台。

关键词： reram 可变形卷积低功耗硬件加速

基于一种新兴的非易失性存储器的固态硬盘平台开发

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

信息与电脑 2019年第2期31卷 93-95页

作者：庞理安九华宋炜哲尹萍张颖西安紫光国芯半导体有限公司陕西西安710075

随着科技的飞速发展,大量新兴技术不断涌向市场,其中可配置的固态硬盘平台是评估新兴的非易失性存储器的必需品。笔者基于XilinxZynq芯片设计了一个固态硬盘原型系统,并且实现了基于reram的固态硬盘系统。ATTO硬盘测试工具用于测试基于R... 详细信息

随着科技的飞速发展,大量新兴技术不断涌向市场,其中可配置的固态硬盘平台是评估新兴的非易失性存储器的必需品。笔者基于XilinxZynq芯片设计了一个固态硬盘原型系统,并且实现了基于reram的固态硬盘系统。ATTO硬盘测试工具用于测试基于reram存储器的存储介质的潜在性能优势,其卓越的随机访问能力表明reram在大数据方面有着广阔的应用前景。

关键词： reram 固态硬盘 NANDFlash Zynq