检索结果-南通市图书馆

A 72-dB-SNDR rail-to-rail successive approximation ADC using mismatch calibration techniques

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2012年第12期33卷 100-105页

作者：刘岩华斯亮王东辉侯朝焕 Institute of Acoustics Chinese Academy of Sciences

When the voltage of an analog input signal is equal to the supply voltage, it is difficult for a conventional successive approximation ADC to correctly convert the analog signal into digital signal. This paper introduces an improved successive approximation ADC, which can convert the rail-to-rail input range and reduce sampling time through a track-and-hold circuit. Comparator offset cancellation and capacitor self-calibration techniques are used in this ADC. Measurement results show that the peak SNDR of this ADC reaches 72 dB and the signal effective bandwidth is up to 1.25 MHz. It consumes 1 mW in the test, and the figure of merit is 123 fJ/conversion-step.

关键词： rail-to-rail mismatch calibration THA successive approximation ADC

rail-to-rail op-amp with constant transconductance,SR and gain

在线全文

学校读者我要写书评

暂无评论

Journal of Southeast University(English Edition) 2008年第2期24卷 163-167页

作者：常昌远李弦姚建楠李娟东南大学集成电路学院南京210096 东南大学电子科学与工程学院南京210096

A novel general-purpose low-voltage rail-to-rail CMOS （ complementary metal-oxide-semiconductor transistor ） operational amplifier （op-amp）is introduced, which obtains constant transconductance, slew rate and constant high gain over the entire input common mode voltage range. The proposed scheme has the potential for applications in deep submicrometer technology, as the operation of the circuit does not exclusively rely on the square-law or the linear-law of transistors. The scheme is compact and suitable for applications as VLSI cell. The rail-to- rail op-amp has been implemented in DPDM 0. 6 μm mixedsignal process. The simulations show that in the entire range of input common mode voltage, the variations in transconductance, SR and gain are 1%, 2. 3%, 1.36 dB, respectively. Based on this, the layout and tape-out are carded out. The area of layout is 0. 072 mm^2. The test results are basically consistent with the circuit simulation.

关键词： CMOS analog circuit op-amp rail-to-rail constant transconductance constant slew rate constant gain

一种基于SOC应用的rail-to-rail运算放大器IP核

在线全文

学校读者我要写书评

暂无评论

西安电子科技大学学报 2005年第1期32卷 112-115页

作者：翟艳杨银堂朱樟明王帆西安电子科技大学宽禁带半导体材料与器件教育部重点实验室陕西西安710071

采用上华0 6μmDPDMCMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益rail to rail运算放大器IP核.基于BSIM3V3Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107 8dB,相位裕度为62 4°... 详细信息

采用上华0 6μmDPDMCMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益rail to rail运算放大器IP核.基于BSIM3V3Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107 8dB,相位裕度为62 4°,单位增益带宽为4 3MHz,功耗只有0 34mW.

关键词： rail-to-rail CMOS 运算放大器 IP核片上系统

一种低压低功耗rail-to-rail运算放大器的设计

在线全文

学校读者我要写书评

暂无评论

电源技术 2010年第8期34卷 839-841页

作者：邹国辉颜永红湖南大学物理与微电子科学学院湖南长沙410082

基于TSMC 0.18μm互补型金属氧化物半导体(CMOS)工艺,设计了一种2 V低功耗恒定跨导rail-to-rail运算放大器。该运算放大器的输入级采用并行N沟道和P沟道差分输入级,实现了rail-to-rail的共模输入范围;为使输入跨导在整个共模输入范围内... 详细信息

基于TSMC 0.18μm互补型金属氧化物半导体(CMOS)工艺,设计了一种2 V低功耗恒定跨导rail-to-rail运算放大器。该运算放大器的输入级采用并行N沟道和P沟道差分输入级,实现了rail-to-rail的共模输入范围;为使输入跨导在整个共模输入范围内基本恒定,采用三倍电流镜技术;输出级采用带有Cascode米勒补偿的AB类输出控制电路。在Cadence Spectre环境下仿真后的结果显示:直流增益为91 dB,相位裕度为84.5°,单位增益带宽为9.4MHz,功耗为0.2 mW,适合应用在各种低压低功耗场合。

关键词：低压低功耗 rail-to-rail 恒跨导运算放大器

一种1.8-V rail-to-rail CMOS运算放大器的设计

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2006年第11期23卷 121-125页

作者：曹三林何乐年浙江大学超大规模集成电路设计研究所浙江杭州310027

文章设计了一种1.8-Vrail-to-railCMOS运算放大器。采用电平移位控制的互补差分输入级,实现了rail-to-rail的共模输入范围;由偏置在AB类的电流驱动的共源放大器构成输出级;为了能够处理宽的电平范围和得到足够的放大倍数,使用折叠式共... 详细信息

文章设计了一种1.8-Vrail-to-railCMOS运算放大器。采用电平移位控制的互补差分输入级,实现了rail-to-rail的共模输入范围;由偏置在AB类的电流驱动的共源放大器构成输出级;为了能够处理宽的电平范围和得到足够的放大倍数,使用折叠式共源共栅结构作为前级放大。用CadenceSpectre仿真器,1.8V单电源供电,TSMC0.25-混合信号模型仿真,直流增益为80.18dB,相位裕度为65°,功耗336W。整个电路结构简单紧凑,适合于低电压应用。

关键词：模拟集成电路运算放大器 rail-to-rail

一种低压高性能的rail-to-rail运算放大器

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2017年第2期34卷 68-72页

作者：王丹姜宇郭桂良吕英杰南开大学电子信息与光学工程学院天津300071 中国科学院微电子研究所北京100029

采用TSMC 0.18μm CMOS工艺,设计实现了一种低压恒跨导、高性能的rail-to-rail运算放大器.输入级采用NMOS和PMOS并联的互补差分对结构,使共模输入电压范围达到rail-to-rail,并通过改进的开关电流结构使输入级的有效跨导在共模输入范围... 详细信息

采用TSMC 0.18μm CMOS工艺,设计实现了一种低压恒跨导、高性能的rail-to-rail运算放大器.输入级采用NMOS和PMOS并联的互补差分对结构,使共模输入电压范围达到rail-to-rail,并通过改进的开关电流结构使输入级的有效跨导在共模输入范围内保持恒定.输出级采用反馈式AB类结构,以达到输出电压的全摆幅,同时通过米勒补偿控制零极点来保证放大器工作的稳定性.整个电路在1V的单电源电压,20pF负载电容的工作条件下工作,Spectre仿真结果显示,直流开环增益为127dB,单位增益带宽为6.4 MHz,相位裕度67.58°,总谐波失真为-107dB.

关键词：恒跨导 rail-to-rail 运算放大器 AB类

A Low Voltage CMOS rail-to-rail Operational Amplifier Based on Flipped Differential Pairs

在线全文

学校读者我要写书评

暂无评论

A Low Voltage CMOS Rail-to-Rail Operational Amplifier Based ...

一种适于rail-to-rail输入的2.5 V CMOS模拟采样电路

2011 4th IEEE International Symposium on Microwave,Antenna,Propagation and EMC Technologies for Wireless Communications

作者： Chao Guo Siheng Zhu Jun Hu Jingjing Zou Houjun Sun Xin Lv School of Information Science and Technology Beijing Institute of Technology Beijing China

This paper introduces a CMOS operational amplifier with constant transconductance,suitable for operation in low voltage environments.A constant transconductance is ensured for the whole common mode input stage which is based on flipped differential *** proposed operational amplifier is designed to operate with a 1-V supply and is implemented in 0.18-μm standard CMOS *** results show that a closed-loop unity-gain bandwidth achieves 7.6 MHz and an open-loop low-frequency gain is higher than 73 dB with a 1-MΩ||15-pF load.

关键词： low voltage CMOS rail-to-rail operational amplifier

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

微电子学 2003年第1期33卷 67-70页

作者：易金刚薛庆华周玉梅中国科学院微电子中心北京100029

　文章分析了影响低压CMOS采样电路性能的主要因素,设计了一种适合在2.5V电源下工作的CMOS自举开关采样电路。其输入信号的动态范围为0～2.5V,并给出了0.6μm标准CMOS工艺条件下的Hspice模拟结果。

关键词： CMOS 模拟开关自举开关电荷注入效应采样保持 rail-to-rail 信号输入

CMOS rail-to-rail运算放大器设计研究

在线全文

学校读者我要写书评

暂无评论

CMOS Rail-to-Rail运算放大器设计研究

作者：于雷西北大学

学位级别：硕士

近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。本文在分析MOS管恒跨导输入级和AB类输出级的基础上设计了一个低压、高增益、恒跨导的... 详细信息

近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。本文在分析MOS管恒跨导输入级和AB类输出级的基础上设计了一个低压、高增益、恒跨导的CMOS rail-to-rail运算放大器;分析了带隙基准源曲率产生的主要原因，优选V线性化曲率补偿技术，设计了一个与CMOS工艺兼容的低温度系数、高电源抑制比的带隙基准源电路，该带隙实现了二阶温度曲率补偿，另外增加了启动电路。采用Huahong-NEC 0.25μm CMOS工艺的BSIM Spice模型，用Cadence spectre对运放和带隙进行了详细的仿真并分析了其仿真结果，优化了所设计电路后再仿真，结果表明运放输入输出范围均可达到全摆幅，具有较高的增益、共模抑制比、电源抑制比和摆率，且噪声小;此带隙基准源输出基准电压的温度系数为7.6ppm／℃，温度性能良好，且具有很高的电源抑制比，满足CMOS rail-to-rail运放对基准电压的要求。最后本文对CMOS集成电路中的匹配性做了一定的分析和研究，推导出MOS管工作于饱和区和线性区时电压、电流失配的因素，并对MOS管匹配特性的影响进行了分析，系统地提出一些进行MOS管匹配设计的方法及应该采取的版图设计规则，为CMOS集成电路设计提供必要的理论依据。

关键词： CMOS 恒跨导 rail-to-rail 曲率补偿匹配性