检索结果-南通市图书馆

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

基于risc-v处理器的运动感应装置设计

现代信息科技 2025年第03期 32-36页

作者：刘畅刘茂洋张毓茜沈嘉诚南京邮电大学波特兰学院

随着科技的不断发展，无人驾驶汽车产业成为一个新兴产业，保障驾驶安全成为研究热点之一。毫米波雷达凭借其大宽带、高分辨率、全天可用等特点脱颖而出，而risc-v处理器因其开源、架构清晰、指令定制化程度高，被广泛应用于SoC设计中... 详细信息

随着科技的不断发展，无人驾驶汽车产业成为一个新兴产业，保障驾驶安全成为研究热点之一。毫米波雷达凭借其大宽带、高分辨率、全天可用等特点脱颖而出，而risc-v处理器因其开源、架构清晰、指令定制化程度高，被广泛应用于SoC设计中。文章设计了基于risc-v的毫米波雷达信号处理系统，该系统能够对毫米波雷达采集的数据进行处理，将处理结果显示在电脑屏幕上，并且完成了相应的测试工作，验证了系统的可行性与有效性。

关键词：毫米波雷达 FPGA risc-v LD2450

基于risc-v的农田智能灌溉控制系统研究

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

农机化研究 2025年第5期 51-58页

作者：王猛王凯张杰杨张青赵巧丽秦一浪李国强河南省农业科学院农业信息技术研究所农业农村部黄淮海智慧农业技术重点实验室河南省智慧农业工程技术研究中心河南省土壤肥料站

为提高农田灌溉水分利用率，明确不同土质对灌溉量的影响，利用risc-v架构芯片构建了一种基于模型的灌溉控制系统。该系统以GD32vF103vBT6芯片为核心MCU,包括主控制器、通信、传感器、灌溉量计算和安全作业等功能模块。通过量化不同类... 详细信息

为提高农田灌溉水分利用率，明确不同土质对灌溉量的影响，利用risc-v架构芯片构建了一种基于模型的灌溉控制系统。该系统以GD32vF103vBT6芯片为核心MCU,包括主控制器、通信、传感器、灌溉量计算和安全作业等功能模块。通过量化不同类型土壤水分运移动态的差异，依据土壤中沙粒、黏粒等组分比例，构建了适用于不同土壤质地的灌溉量估算模型。系统结合土壤墒情传感器获取的田间实时墒情数据，计算各轮灌区域最佳灌溉量，并根据灌溉量控制各灌区电磁阀开启时间，实现自动灌溉。该系统具有测墒灌溉、远程控制、水肥一体化灌溉、自动化轮灌等功能。研究结果表明：与传统农户经验灌溉方式相比，该系统能够显著降低作物灌溉量17.3%,但对籽粒产量的影响较小，仅降低了0.16%;与土壤水分动态平衡模型相比，该系统灌溉量降低了9.2%,产量提高了0.19%。此系统的研究和应用在保证作物产量稳定的前提下，能有效降低农田灌溉量，对发展智慧节水农业有重要意义。

关键词：灌溉控制系统 risc-v 土壤质地节水灌溉灌溉量模型

Rv16:An Ultra-Low-Cost Embedded risc-v Processor Core

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

Journal of Computer Science & Technology 2022年第6期37卷 1307-1319页

作者： Yuan-Hu Cheng Li-Bo Huang Yi-Jun Cui Sheng Ma Yong-Wen Wang Bing-Cai Sui College of Computer Science and Technology National University of Defense TechnologyChangsha 410073China

Embedded and Internet of Things(IoT)devices have extremely strict requirements on the area and power consumption of the processor because of the limitation on its working *** reduce the overhead of the embedded processor as much as possible,this paper designs and implements a configurable 32-bit in-order risc-v processor core based on the 16-bit data path and units,named *** evaluation results show that,compared with the traditional 32-bit risc-v processor with similar features,Rv16 consumes fewer hardware resources and less power *** maximum performance of Rv16 running Dhrystone and CoreMark benchmarks is 0.92 DMIPS/MHz and 1.51 CoreMark/MHz,respectively,reaching 75%and 71%of traditional 32-bit processors,***,a properly configured Rv16 running program also consumes less energy than a traditional 32-bit processor.

关键词： embedded processor risc-v architecture Internet of Things(IoT)

A buffer overflow detection and defense method based on risc-v instruction set extension

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

Cybersecurity 2024年第2期7卷 28-43页

作者： Chang Liu Yan-Jun Wu Jing-Zheng Wu Chen Zhao Intelligent Software Research Center Institute of SoftwareChinese Academy of SciencesBejingChina University of Chinese Academy of Sciences BeijingChina State Key Laboratory of Computer Science Institute of SoftwareChinese Academy of SciencesBeijingChina

Buffer overflow poses a serious threat to the memory security of modern operating *** overwrites the con-tents of other memory areas by breaking through the buffer capacity limit,destroys the system execution environ-ment,and provides implementation space for various system attacks such as program control flow *** makes it a wide range of harms.A variety of security technologies have been proposed to deal with system security problems including buffer *** example,No eXecute(NX for short)is a memory management technology commonly used in Harvard *** can refuse the execution of code which residing in a specific memory,and can effectively suppress the abnormal impact of buffer overflow on control ***,in recent years,it has also been used in the field of system security,deriving a series of solutions based on NX technology,such as ExecShield,DEP,StackGuard,***,these security solutions often rely too much on the processor archi-tecture so that the protection coverage is insufficient and the accuracy is *** in the emerging system architecture field represented by risc-v,there is still a lack of effective solutions for buffer overflow *** the continuous rapid development of the system architecture,it is urgent to develop defense methods that are applicable to different system application environments and oriented to all executable memory spaces to meet the needs of system security ***,we propose BOP,A new system memory security design method based on risc-v extended instructions,to build a risc-v buffer overflow detection and defense system and deal with the buffer overflow threat in *** to this method,NX technology can be combined with program control flow analysis,and Nx bit mechanism can be used to manage the executability of memory space,so as to achieve a more granular detection and defense of buffer overflow attacks that may occur in risc-v system

关键词： risc-v Operating system security Buffer overflow Control flow hijacking Nx bit Xibop

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

risc-v指令集架构研究综述

软件学报 2021年第12期32卷 3992-4024页

作者：刘畅武延军吴敬征赵琛中国科学院软件研究所智能软件研究中心北京100190 中国科学院大学北京100190 计算机科学国家重点实验室(中国科学院软件研究所) 北京100190

指令集作为软硬件之间的接口规范,是信息技术生态的起始原点.risc-v是计算机体系结构走向开放的必然产物,其出现为系统研究领域带来了新的思路,即系统软件问题的研究深度可以进一步向下延伸至指令集架构,从而拓展甚至颠覆软件领域的“... 详细信息

指令集作为软硬件之间的接口规范,是信息技术生态的起始原点.risc-v是计算机体系结构走向开放的必然产物,其出现为系统研究领域带来了新的思路,即系统软件问题的研究深度可以进一步向下延伸至指令集架构,从而拓展甚至颠覆软件领域的“全栈”概念.对近年来risc-v指令集架构相关的研究成果进行了综述.首先介绍了risc-v指令集的发展现状,指出开展risc-v研究应重点关注的指令集范围.然后分析了risc-v处理器设计要点和适用范围.同时,围绕risc-v系统设计问题,从指令集、功能实现、性能提升、安全策略这4个方面,论述了risc-v处理器基本的研究思路,并分析了近年来的研究成果.最后借助具体的研究案例,阐述了risc-v在领域应用的价值,并展望了risc-v架构后续研究的可能切入点和未来发展方向.

关键词： risc-v 架构设计处理器性能优化系统安全

抗功耗分析攻击的安全risc-v处理器研究

在线全文

学校读者我要写书评

暂无评论

天津大学学报（自然科学与工程技术版） 2021年第8期54卷 868-874页

作者：刘强刘斌 [艹卢]世雄赛斌天津大学微电子学院天津300072 天津市成像与感知微电子技术重点实验室天津300072 恩智浦强芯(天津)集成电路设计有限公司天津300457

为了消除功耗分析攻击的威胁,同时保证处理器的低功耗和高性能,提出了一种安全risc-v处理器的实现方法.此安全处理器支持两种工作模式:安全模式和普通模式,分别用来处理需要保护的敏感数据和可公开的非敏感数据.安全模式的实现方法是在... 详细信息

为了消除功耗分析攻击的威胁,同时保证处理器的低功耗和高性能,提出了一种安全risc-v处理器的实现方法.此安全处理器支持两种工作模式:安全模式和普通模式,分别用来处理需要保护的敏感数据和可公开的非敏感数据.安全模式的实现方法是在寄存器传输层(RTL)应用面向域掩码(DOM)技术对处理器的所有数据通路进行保护,包括通用寄存器、算术逻辑单元和数据存储单元等,最终数据通路位宽由32位扩展到64位.同时,通过可配置架构设计,实现了普通工作模式,在此模式下处理器支持Rv32IMC和Rv64IMC指令集.为了降低总体资源消耗,普通模式下的数据通路均通过复用安全模式的部分资源实现.通过两种工作模式的切换,处理器既可以有效保护敏感数据,又可以降低系统总功耗.使用global foundry 40 nm标准工艺库对设计进行综合,结果改造后的安全处理器面积是原版的1.68倍.搭建处理器仿真与攻击平台,用于验证安全处理器执行指令时的正确性和安全性.分别在两种工作模式下执行相同的任务,结果显示安全模式的功耗是普通模式的6.45倍,证明了普通模式存在的优越性;在两种工作模式下分别采集两百万条功耗曲线进行差分功耗分析(DPA)攻击,结果在普通模式下敏感密钥被成功获取,而在安全模式下敏感密钥被有效保护;采用Welch’s t-test分别对两种工作模式的抗功耗分析攻击能力进行评估,结果显示在99.99%的置信度下,普通模式存在多处安全隐患,而安全模式全程不会泄露敏感信息.

关键词：功耗分析攻击 risc-v DOM 处理器安全

面向risc-v内核的标记指令复算与纠错机制的设计

在线全文

学校读者我要写书评

暂无评论

国防科技大学学报 2020年第6期42卷 90-97页

作者：邓丁郭阳国防科技大学计算机学院湖南长沙410073

由宇宙辐射等环境因素引起的硬件瞬时故障会极大降低计算机系统的可靠性。为了减小硬件瞬时故障对系统可靠性的影响,保证程序的正确运行,基于risc-v开源内核“蜂鸟e203”提出一种标记指令复算与纠错机制。该机制为指令码额外增加了复算... 详细信息

由宇宙辐射等环境因素引起的硬件瞬时故障会极大降低计算机系统的可靠性。为了减小硬件瞬时故障对系统可靠性的影响,保证程序的正确运行,基于risc-v开源内核“蜂鸟e203”提出一种标记指令复算与纠错机制。该机制为指令码额外增加了复算标记,以较小的硬件开销实现对指定指令的复算操作。此外,该机制可以在第一次复算结果与初始运算结果不等时自动进行二次复算,并由三次运算结果的多数表决结果来纠正大部分硬件瞬时故障所引起的数据流异常。实验表明,通过与中断处理程序相结合,在随机注入瞬时故障的情况下,程序的正确执行概率平均增加了86.67%。

关键词： risc-v 蜂鸟指令标记复算纠错

基于risc-v的嵌入式多指令集处理器设计及实现

在线全文

学校读者我要写书评

暂无评论

电子学报 2021年第11期49卷 2081-2089页

作者：成元虎黄立波崔益俊马胜王永文隋兵才国防科技大学计算机学院湖南长沙410073

软件生态是限制risc-v指令集架构发展的主要因素之一.让risc-v处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在RIS... 详细信息

软件生态是限制risc-v指令集架构发展的主要因素之一.让risc-v处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在risc-v处理器上以较低的面积和功耗开销实现了对ARM Thumb程序的支持并获得了较好的性能.通过运行Embench基准程序套件,该处理器翻译运行ARM Thumb程序的平均性能能够到达直接运行risc-v程序性能的75.5%.相较于仅使用二进制翻译支持ARM Thumb,该处理器运行ARM Thumb程序的性能提升了3.1倍,面积开销则下降了7.8%.

关键词： risc-v ARM Thumb 体系结构多指令集微处理器二进制翻译

以risc-v为目标的动态二进制翻译代码质量优化方法

在线全文

学校读者我要写书评

暂无评论

计算机研究与发展 2023年第10期60卷 2322-2334页

作者：余子濠陈璐孙凝晖包云岗处理器芯片全国重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学北京100049

动态二进制翻译是解决一款指令集面临生态系统壁垒问题的主流技术,通过将二进制程序从源指令集翻译成目标指令集,可以在目标指令集的处理器上运行源指令集的应用程序.动态二进制翻译技术的一大挑战是如何生成高质量的目标指令序列,尤其... 详细信息

动态二进制翻译是解决一款指令集面临生态系统壁垒问题的主流技术,通过将二进制程序从源指令集翻译成目标指令集,可以在目标指令集的处理器上运行源指令集的应用程序.动态二进制翻译技术的一大挑战是如何生成高质量的目标指令序列,尤其当源指令集和目标指令集存在差异时.为探究该问题,以risc-v64指令集为目标指令集,分析了当risc-v64,risc-v32,MIPS32,x86分别作为源指令集时,影响动态二进制翻译技术翻译质量的因素.针对这些因素,分别提出相应优化方法,并借助risc-v B扩展和risc-v P扩展中的部分指令提升翻译质量.最后,提出一个新的动态二进制翻译程序DBT-FEMU实现优化.在模拟器和FPGA中的评估数据显示,运行SPEC CPU2006的整数基准程序时,优化方法可使目标程序所执行的动态指令数平均减少57%,平均性能达QEMU-i386的4.12倍.

关键词：动态二进制翻译 risc-v 指令集翻译质量优化

同方期刊数据库