检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

NAND闪存物理特征测试平台设计

华中科技大学学报（自然科学版） 2019年第8期47卷 1-5页

作者：刘政林王志强潘玉茜张海春华中科技大学光学与电子信息学院湖北武汉430074 武汉忆数存储技术有限公司湖北武汉430074

设计了基于现场可编程门阵列(FPGA)的快速、准确且可扩展的自动化闪存测试平台,测试平台由主机图形用户界面(GUI)、FPGA控制器和NAND闪存子板组成,通过更换测试座可以适配不同封装和不同类型的NAND闪存芯片,一个FPGA控制器可同时完成8... 详细信息

设计了基于现场可编程门阵列(FPGA)的快速、准确且可扩展的自动化闪存测试平台,测试平台由主机图形用户界面(GUI)、FPGA控制器和NAND闪存子板组成,通过更换测试座可以适配不同封装和不同类型的NAND闪存芯片,一个FPGA控制器可同时完成8块闪存芯片测试.实验结果表明:当编程/擦除(P/E)操作重复100次时,16 MiB的多层单元闪存(MLC)块测试时间为146 s,8个闪存芯片块的测试时间为188 s.对于常见的闪存芯片,1 d内可完成一个闪存块的耐力测试.原始错误比特数、擦除时间和编程时间随着闪存寿命有规律地变化,读取时间与闪存寿命无明显关系.测试结果符合闪存原理特性,表明测试平台快速有效且并行性高.

关键词：信息技术 NAND闪存测试平台可靠性耐力测试

基于3D NAND闪存错误特征的检测译码技术研究

在线全文

学校读者我要写书评

暂无评论

基于3D NAND闪存错误特征的检测译码技术研究

作者：张孝谊广东工业大学

学位级别：硕士

NAND闪存凭借着读写速度快、体积小和容量大等优势,成为数据存储的主流存储介质。2D NAND闪存在物理尺寸上已经接近极限,限制了存储容量提升。3D NAND闪存通过在垂直方向上进行堆叠,大幅提升了存储容量,但对存储可靠性带来了新的挑战。... 详细信息

NAND闪存凭借着读写速度快、体积小和容量大等优势,成为数据存储的主流存储介质。2D NAND闪存在物理尺寸上已经接近极限,限制了存储容量提升。3D NAND闪存通过在垂直方向上进行堆叠,大幅提升了存储容量,但对存储可靠性带来了新的挑战。随着3D NAND闪存的广泛普及,提升3D nand的数据存储可靠性是当前存储领域的研究热点之一。尽管以往的阈值电压检测技术和基于软判决的低密度奇偶校验(Low-Density Parity-Check,LDPC)码能有效的改善2D NAND闪存的可靠性,但3D NAND闪存的结构导致了其与2D NAND闪存的错误特征不同,充分利用3D NAND闪存错误特征设计检测译码方案及算法能进一步提升存储系统性能。本文结合3D NAND闪存的错误特征,研究了高效的阈值电压检测方案以及相似性辅助的软判决译码方案,同时对方案的性能进行了分析。本文具体的研究内容归纳如下:(1)深入研究了NAND闪存以及3D NAND闪存的基础机制、结构特性等。通过基于FPGA实际平台对3D NAND闪存芯片的实际测试数据,对在不同情况下编程擦除噪声、数据保存时间持久性噪声情况下的阈值电压偏移特征进行了详细分析,同时对3D NAND闪存中的错误特征差异性进行了分析。(2)基于3D NAND闪存阈值电压分布偏移规律、错误特征以及闪存中的数据写入特征,提出了一种高效的阈值电压检测方案。该方案随着数据保存时间增加,降低原始码率的效果越明显,相比采用默认读参考电压方式平均降低约20%。同时读参考电压的调整次数相对于闪存控制器中达到最优读参考电压的重读机制,平均降低约30%。仿真结果显示,该方案能在不损失过多性能的情况下有效降低数据的原始误码率。(3)根据3D NAND闪存中的错误特征,结合3D NAND闪存的结构相似性,提出了一种层间相似性辅助软判决译码方案。通过选取不同层的分布进行实验,仿真结果显示,该方案能降低原始误码率,同时迭代次数维持在较低的水平。

关键词： 3D NAND闪存可靠性阈值电压检测

基于QC-LDPC码的空间CCD图像NAND闪存存储纠错

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

光电子．激光 2014年第8期25卷 1598-1605页

作者：李进邢飞尤政清华大学精密仪器系北京100084 清华大学精密测试与仪器国家重点实验室北京100084

为了提高空间CCD相机图像NAND闪存存储可靠性,提出一种基于QC-LDPC码的NAND闪存纠错算法。首先,分析了NAND闪存纠错信道模型;然后,根据闪存特点提出了一种基于QC-LPDC(1056,1024)码的NAND闪存纠错算法,为了加快编码效率提出了校验矩阵... 详细信息

为了提高空间CCD相机图像NAND闪存存储可靠性,提出一种基于QC-LDPC码的NAND闪存纠错算法。首先,分析了NAND闪存纠错信道模型;然后,根据闪存特点提出了一种基于QC-LPDC(1056,1024)码的NAND闪存纠错算法,为了加快编码效率提出了校验矩阵构造和高效编码方法,设计的校验阵均是0和1,只有移位和加法运算,非常适合硬件实现;最后,使用地面检测设备对闪存纠错算法进行了试验验证。结果表明,闪存纠错算法能快速稳定、可靠地工作,计算复杂度比较低,算法复杂度仅具为O(N);算法纠错能力高,误码比(BER)为10-6时,本文算法比RS码多0.47dB编码增益;使用65nm CMOS单元库,系统工作频率为250MHz时解码器数据吞吐率达到7.2Gbps;低误码平层,在误比特率为10-8时未出现误码平层。本文的NAND闪存纠错算法满足了空间相机图像存储系统的应用。

关键词：空间相机 NAND闪存 QC-LDPC

在线全文

学校读者我要写书评

暂无评论

基于块更新序号的NAND闪存垃圾回收算法

科学技术与工程 2021年第31期21卷 13399-13404页

作者：陈琳严华四川大学电子信息学院成都610065

传统NAND闪存垃圾回收算法的管理粒度为块,后续逐渐发展为基于页管理,以更大的内存消耗为代价来提高对数据热度判断的准确度。针对现有算法中存在的不足,提出了一种基于块更新序号的NAND闪存垃圾回收算法。该算法将管理粒度重新定位到块... 详细信息

传统NAND闪存垃圾回收算法的管理粒度为块,后续逐渐发展为基于页管理,以更大的内存消耗为代价来提高对数据热度判断的准确度。针对现有算法中存在的不足,提出了一种基于块更新序号的NAND闪存垃圾回收算法。该算法将管理粒度重新定位到块上,定义块的更新序号,提出新的基于动态阈值分段处理的数据热度计算方法以进行更有效的冷热分离,同时回收块选择策略采用新的代价函数以兼顾回收效率与磨损均衡。实验结果表明,提出算法在减少系统内存消耗的同时,获得了比GR(GReedy)、CB(cost-benefi t)、CAT(cost-age-time)、FaGC(file-aware garbage collection)、LRGC(logic region-based garbage collection)和LRGC+(logic region-based garbage collection plus)算法更好的垃圾回收效率和磨损均衡效果。

关键词： NAND闪存垃圾回收块更新序号冷热分离磨损均衡

损伤恢复机制对3D NAND闪存保持特性的影响

在线全文

学校读者我要写书评

暂无评论

微纳电子技术 2019年第10期56卷 783-788页

作者：艾迪靳磊邹兴奇张瑜李春龙霍宗亮中国科学院大学北京100049 中国科学院微电子研究所北京100029 长江存储科技有限责任公司武汉430205

在3D NAND闪存的分布式编程擦除循环实验中发现,存储单元的保持特性随着编程擦除循环周期间隔的增加而改善。对实验数据的分析表明,编程擦除循环周期间隔中发生了损伤恢复,且在损伤恢复的两个机制中,氧化层电荷逸出对保持特性的改善起... 详细信息

在3D NAND闪存的分布式编程擦除循环实验中发现,存储单元的保持特性随着编程擦除循环周期间隔的增加而改善。对实验数据的分析表明,编程擦除循环周期间隔中发生了损伤恢复,且在损伤恢复的两个机制中,氧化层电荷逸出对保持特性的改善起主要作用,而非界面陷阱修复。这说明,氧化层电荷逸出对于3D NAND闪存的保持特性有着重要影响。此外还发现,由于连续的电荷存储层所导致的电荷横向散布,损伤恢复对3D NAND闪存保持特性的影响与存储单元的编程模式有关。综上,损伤恢复机制是影响3D NAND闪存保持特性的一个重要因素,需要在产品的可靠性表征中予以考虑。

关键词： 3D NAND闪存保持特性耐久性损伤恢复存储器可靠性

在线全文

学校读者我要写书评

暂无评论

NAND闪存的信道估计与LDPC译码

NAND闪存的信道估计与LDPC译码

作者：孙文浩西安电子科技大学

学位级别：硕士

随着半导体工艺的发展,NAND闪存的储存密度逐渐增高而成本逐渐降低,越来越多的电子设备使用NAND闪存进行数据存储。但同时NAND闪存的发展面临着许多挑战。保持噪声是闪存中影响最大的噪声,而且制程越先进的闪存受到的保持噪声影响也越大... 详细信息

随着半导体工艺的发展,NAND闪存的储存密度逐渐增高而成本逐渐降低,越来越多的电子设备使用NAND闪存进行数据存储。但同时NAND闪存的发展面临着许多挑战。保持噪声是闪存中影响最大的噪声,而且制程越先进的闪存受到的保持噪声影响也越大,所以如何从保持噪声影响的数据中进行写数据恢复是一个亟待解决的问题。本文将从信道估计和信道译码的角度,来设计能够延长NAND闪存使用寿命和提高数据可靠性的保持噪声数据恢复系统。本文首先对NAND闪存中的基本读写原理进行了介绍,而后通过引入各种NAND闪存中的噪声构建NAND闪存信道模型,通过仿真图像直观地展现出了保持噪声对于NAND闪存中数据的影响。进一步介绍了 NAND闪存中进行参考电压设计的基本方法、LDPC和积译码器以及基于LDPC译码结果的闪存信道估计方法。通过对信道模型的分析,应用高斯分布密度估计的方法,提出了一种两阶段的NAND闪存信道估计方法。在第一阶段中给出了被估计状态的选择和两参考电压的设计方法。通过两参考电压将整个电压区间分为三部分来得到各个区间内样本的比率,而后通过解方程组得到一个状态均值和方差的粗略估计。再通过应用编写后状态间的关系,求得其他状态的均值和方差。第二阶段应用第一阶段的估计结果,选定另一个状态进行均值和方差估计。而后类似第一阶段中的估计步骤,可以求得精确的估计结果。仿真结果表明提出的两阶段信道估计方法估计精确,并且能够有效提升系统对保持错误的容错能力。应用信道估计方法更新参考电压和LDPC码的软判决译码是保持噪声数据恢复的有效方法。针对传统保持噪声恢复方法中复杂度高的问题,提出了传递消息为整数的全整数保持错误数据恢复系统。提出的方法中所有计算和数据传递全部使用整数来实现,避免了复杂的浮点数计算。该方法主要包括两部分:基于决策树的信道更新和基于信息瓶颈的LDPC译码。在信道更新阶段使用线下训练的决策树,因此可以跳过电压设计的中间步骤,直接得到更新后的参考电压。LDPC译码器使用基于信息瓶颈算法的消息传递,其中所有的计算操作用查找表实现并且所有节点中传递的消息为无符号整数。针对信息瓶颈LDPC译码器占用内存大的问题,提出了动态量化降级方法以减少查找表的内存占用。仿真表明提出的方法在渐进边增构造的（8000,7200）规则LDPC码中表现了与传统方法相近的性能,但有着更低的计算复杂度。

关键词： NAND闪存信道估计 LDPC译码器信息瓶颈

面向多级电平NAND闪存信道的迭代译码算法性能改进研究

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向多级电平NAND闪存信道的迭代译码算法性能改进研究

作者：郑敏华广东工业大学

学位级别：硕士

NAND闪存凭借其读取速度快、低功耗、体积小等优势,已广泛应用于各类电子产品和数据存储中心。但随着多电平存储技术的应用和半导体工艺进一步缩减,闪存存储单元间及单元间距进一步缩小,大大加剧了闪存单元间的干扰,直接影响NAND闪存的... 详细信息

NAND闪存凭借其读取速度快、低功耗、体积小等优势,已广泛应用于各类电子产品和数据存储中心。但随着多电平存储技术的应用和半导体工艺进一步缩减,闪存存储单元间及单元间距进一步缩小,大大加剧了闪存单元间的干扰,直接影响NAND闪存的存储可靠性和使用寿命。目前,先进的LDPC差错控制码、信号预处理和信号后补偿处理技术已用来进一步提升多级电平NAND闪存存储的可靠性,但在低时延应用场景,需要进一步优化译码算法的迭代收敛速度以及信号处理算法的性能。本文结合多级电平NAND闪存信道下阈值电压分布的特性,研究低译码时延的快速迭代译码算法。此外本文结合多级电平NAND闪存的读写原理开展纠错技术的研究。通过搭建多级电平NAND闪存信道下的LDPC码差错控制仿真环境,分析快速迭代译码算法的译码时延和纠错技术的性能。本文具体的工作内容如下所示:(1)分析多级电平NAND闪存的物理结构、编程/擦除操作原理、数据读取原理以及主要噪声的特性,近似搭建多级电平NAND闪存信道模型。(2)了解LDPC码的基本原理、常用的译码算法以及能有效降低译码复杂度的加速迭代收敛速度的策略,并在加性高斯白噪声信道下比较不同译码算法的性能。(3)基于串行传递机制的最小和译码算法,提出了一种融合非均匀量化先验概率信息的快速迭代译码算法,并进一步提出一种融合阈值电压分布错误的概率信息的快速迭代译码算法。所提两种算法均通过处理信道信息来估计节点的收敛速度,能有效降低译码时延,并保持性能不变。(4)在闪存纠错研究上,根据闪存数据的读写机制以及高低页比特之间的关联关系,提出了一种通过相邻高页辅助改善低页的BP译码算法。此外,为防止闪存可靠度较高的比特位发生翻转,根据BP译码算法的信息传递机制提出了一种对校验信息增加可靠性权重的BP译码算法。所提算法可具有较好的性能提升。

关键词： NAND闪存多级电平(MLC)存储技术低密度奇偶校验(LDPC)码阈值电压分布非均匀量化

基于FPGA的NAND闪存控制器的设计与验证

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

计算机应用 2018年第A02期38卷 254-257页

作者：王柯姜一扬张黄鹏姜丹丹成都信息工程大学通信工程学院成都610225 中国科学院大学电子电气与通信工程学院北京100049 中国科学院微电子研究所北京100029

为解决NAND闪存控制器的构架设计和硬件测试问题,提出了一种NAND闪存控制器的设计方案,搭建了基于上位机控制的高效硬件测试平台。该构架基于ZYNQ软核,通过GPIO总线将来自上位机的操作命令和数据传输给控制器,然后控制器产生控制信号给... 详细信息

为解决NAND闪存控制器的构架设计和硬件测试问题,提出了一种NAND闪存控制器的设计方案,搭建了基于上位机控制的高效硬件测试平台。该构架基于ZYNQ软核,通过GPIO总线将来自上位机的操作命令和数据传输给控制器,然后控制器产生控制信号给芯片;该测试平台基于ONFI 3. 2协议,利用LDO实现Vcc和Vccq的电压开启要求,达到Flash芯片开启条件。在充分仿真验证控制器时序、功能的基础上,利用搭建的硬件测试平台进行板级验证。最终结果表明,所提方案能够满足NAND闪存驱动控制要求。

关键词： NAND闪存 ONFI 控制器上位机

基于逻辑区间冷热分离的NAND闪存垃圾回收算法

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2019年第5期36卷 58-63页

作者：覃仁谅宁芊严华四川大学电子信息学院四川成都610065 电子信息控制重点实验室四川成都610036

针对现有的NAND闪存垃圾回收算法对回收效率和磨损均衡考虑不足,以及算法内存开销大的问题,提出了一种基于逻辑区间冷热分离的NAND闪存垃圾回收算法.该算法同时考虑了回收效率和磨损均衡,采用了一种回收效率和磨损均衡比重动态可调的回... 详细信息

针对现有的NAND闪存垃圾回收算法对回收效率和磨损均衡考虑不足,以及算法内存开销大的问题,提出了一种基于逻辑区间冷热分离的NAND闪存垃圾回收算法.该算法同时考虑了回收效率和磨损均衡,采用了一种回收效率和磨损均衡比重动态可调的回收块选择策略.同时,算法还提出一种新的逻辑区间热度计算的方法,并将回收块中的有效页数据按照逻辑区间的热度分为热数据、温热数据和冷数据,以实现对有效页数据的冷热分离.仿真实验结果表明,该算法相比于GR、CB、CAT、FaGC以及LRGC算法,不仅在磨损均衡、总的擦除次数以及总的拷贝次数方面取得了更好的效果,而且内存消耗也大幅度减少.

关键词： NAND闪存磨损均衡垃圾回收冷热分离逻辑区间回收块