检索结果-南通市图书馆

Small-signal model parameter extraction of E-mode N-polar GaN mos-hemt using optimization algorithms and its comparison

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2018年第7期39卷 59-66页

作者： d.k.panda g.amarnath t.r.lenka microelectronics and vlsi design group department of electronics and communication engineeringnational institute of technology silcharAssam788010India

An improved small-signal parameter extraction technique for short channel enhancement-mode N-polar GaN mos-hemt is proposed, which is a combination of a conventional analytical method and optimization techniques. The extrinsic parameters such as parasitic capacitance, inductance and resistance are extracted under the pinch-off condition. The intrinsic parameters of the small-signal equivalent circuit（SSEC） have been extracted including gate forward and backward conductance. Different optimization algorithms such as PSO, Quasi Newton and Firefly optimization algorithm is applied to the extracted parameters to minimize the error between modeled and measured S-parameters. The different optimized SSEC models have been validated by comparing the S-parameters and unity current-gain with TCAD simulations and available experimental data from the literature. It is observed that the Firefly algorithm based optimization approach accurately extracts the small-signal model parameters as compared to other optimization algorithm techniques with a minimum error percentage of 1.3%.

关键词： Firefly GaN mos-hemt PSO SSEC TCAD

GaN mos-hemt Using Ultrathin Al_2O_3 Dielectric with f_(max) of 30.8GHz

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2007年第11期28卷 1674-1678页

作者：郝跃岳远征冯倩张进城马晓华倪金玉西安电子科技大学宽禁带半导体材料与器件教育部重点实验室西安710071

We report on a GaN metal-oxide-semiconductor high electron mobility transistor （mos-hemt） using atomic-layer deposited （ALD） A1203 as the gate dielectric. Through decreasing the thickness of the gate oxide to 3.5nm,a device with maximum transconductance of 130mS/mm is produced. The drain current of this 1/~m gate- length mos-hemt can reach 720mA/mm at ＋ 3.0V gate bias. The unity current gain cutoff frequency and maxi- mum frequency of oscillation are obtained as 10.1 and 30.8GHz,respectively.

关键词： A1GaN/GaN mos-hemt ultrathin A1203

高κ叠栅AlGaN/GaN mos-hemt器件特性研究

在线全文

学校读者我要写书评

暂无评论

高κ叠栅AlGaN/GaN MOS-HEMT器件特性研究

作者：王开科西安电子科技大学

学位级别：硕士

无线通讯技术的快速发展对高频大功率器件提出了更高的要求,以便能够满足移动互联网时代数据快速稳定交换的需要。GaN材料具有良好的热导率,大的禁带宽度,高的载流子迁移率,弥补了以Si和GaAs为代表的前两代半导体材料固有的一些缺点,在... 详细信息

无线通讯技术的快速发展对高频大功率器件提出了更高的要求,以便能够满足移动互联网时代数据快速稳定交换的需要。GaN材料具有良好的热导率,大的禁带宽度,高的载流子迁移率,弥补了以Si和GaAs为代表的前两代半导体材料固有的一些缺点,在高频大功率方面展现出巨大的应用潜力,使其迅速脱颖而出,成为研究热点。为解决hemt器件肖特基结导通电压小,栅极泄漏电流较大等可靠性问题,引入mos结构。mos-hemt器件在一定程度上可以抑制栅极泄漏电流,提高击穿电压,扩展器件的应用范围。随着工艺提升,器件特征尺寸减小,但器件沟道中的电场强度并未减小。氧化层厚度减小,而电场强度增大,直接遂穿几率增大,栅氧击穿更易发生。沟道内电场的增大伴随着器件的载流子迁移率的下降与击穿电压的降低。本文主要从这两个方面对器件结构和参数进行改进,降低泄漏电流,提高击穿电压。本文研究的主要课题是高κ叠栅AlGaN/GaN mos-hemt器件的实现及优化。通过理论分析对器件进行仿真建模,拟对器件的结构及工艺参数进行变化,观察其对器件性能的影响,从而优化器件的性能。本文首先仿真对比了mos结构的hemt器件相对肖特基结构的hemt器件的栅极泄漏电流,以及器件的直流特性对比,总结两者的优劣。然后针对器件异质结沟道掺杂浓度,Al组分的大小,栅介质材料,栅介质厚度等对沟道中二维电子气浓度以及载流子迁移率大小的影响。最后本文仿真了偏栅结构器件的基本电学特性,重点研究了此偏栅器件相比于普通器件沟道中电场峰值的改善情况,以及高漏压情况下对载流子高场迁移率的改善。通过研究发现,mos结构确实可以很好的解决当栅压接近肖特基结导通电压时,器件栅极泄漏电流急剧增大的问题,但却使得栅控能力和跨导降低。继而,引入高κ介质可以改善mos结构带来的一些弊端,叠栅结构的引入更是改善了器件的栅极的界面状态,抑制了电流崩塌等效应。通过基础理论以及仿真分析之后得出,器件沟道中的二维电子气随着AlGaN势垒层的掺杂浓度和Al组分的增加而增大,但是载流子的迁移率在掺杂浓度较高和Al组分太大时,发生严重退化,直接影响器件的电学特性。因此合适的掺杂浓度有助于提高器件的直流电学特性,同样合适的Al组分才能使得器件的性能发挥到最优。本文最后仿真了偏栅结构的AlGaN/GaN器件的基本特性,从仿真结果可以看出,偏栅结构可以降低器件沟道中的电场强度峰值约10%左右,提高了器件的击穿电压。改善迁移率随漏电压增大的退化,使得漏端饱和电流密度相比于同样栅压、漏压条件下的对称型器件有约31%的提升,器件的直流特性得到明显的改善。

关键词： GaN/AlGaN mos-hemt 高κ叠栅偏栅

GaN基mos-hemt增强型器件的界面处理工艺及表征技术

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

GaN基MOS-HEMT增强型器件的界面处理工艺及表征技术

作者：荆思淇西安电子科技大学

学位级别：硕士

GaN基mos-hemt器件在电力电子、微波射频器件领域都有良好的性能表现,常规的Al GaN/GaN异质结hemt器件会产生高浓度的二维电子气,为了降低功耗和简化电路,市场对GaN基增强型器件的需求越来越大。凹槽栅结构mos-hemt可以有效实现增强型器... 详细信息

GaN基mos-hemt器件在电力电子、微波射频器件领域都有良好的性能表现,常规的Al GaN/GaN异质结hemt器件会产生高浓度的二维电子气,为了降低功耗和简化电路,市场对GaN基增强型器件的需求越来越大。凹槽栅结构mos-hemt可以有效实现增强型器件,与肖特基栅hemt相比,其具有较小的漏电流和较大的栅极电压摆幅。但是mos-hemt器件由于栅介质的引入会在栅介质和氮化物界面处带来高密度的界面电荷和边界电荷,其对沟道载流子捕获与释放的过程会导致器件出现阈值电压漂移等问题,这是限制器件性能和可靠性发展的关键问题之一。对于凹槽栅结构器件,等离子体刻蚀可能会导致粗糙的氮化物表面,使界面质量变差。本论文对GaN基凹槽栅mos-hemt器件进行了创新性的界面处理,并对器件界面存在的缺陷电荷进行了表征,最终实现了具有高界面质量的GaN基凹槽栅mos-hemt器件。主要的工作内容如下:1.解释了GaN材料中Al GaN/GaN异质结形成二维电子气的原因,以及凹槽全刻蚀mos-hemt器件的场效应原理,并对Al GaN/GaN hemt器件的基本参数进行了简单介绍。基于器件工作原理,本文设计了合适的器件参数和工艺步骤,完成了凹槽全刻蚀增强型mos-hemt器件的工艺制备。2.提出了一种扩散控制的界面氧化(DCIO)和湿法刻蚀结合的界面处理工艺,针对有损伤的刻蚀界面,进行有效改善。完整的表面处理方法有四个步骤:(1)在55℃的氨水溶液中进行化学清洁,以清除表面残留物;(2)预先淀积1nm Al2O3作为扩散控制层后,在氧等离子体氛围中,使氮化物表面发生充分的氧化反应;(3)在盐酸溶液中进行湿法刻蚀,将有刻蚀损伤的表面清除掉;(4)在等离子体增强原子层淀积系统中,进行远程等离子体预处理,进一步去除表面氧化物。将此界面处理方法与传统的化学清洗和等离子体预处理对比,可以看出这个界面处理工艺可以有效降低界面的粗糙度,减少表面白色颗粒。3.对经过DCIO结合湿法刻蚀处理和未经处理的器件进行了直流性能对比测试,研究界面处理工艺对器件直流性能的影响。其中从器件转移曲线可以看出,未经处理的器件和经过处理的器件的饱和电流分别为174m A/mm和294m A/mm,跨导峰值分别为17和40m S/mm,经过界面处理的器件提取出的场效应迁移率为48cm/V·s,比常规处理的器件大33%;从器件输出曲线可以提取出电子迁移率,由于DCIO和湿法刻蚀处理减小了超过30%的栅极下方薄层电阻,使得器件的输出电流增加了约49.7%;根据GTLM结构测试结果表明,经过DCIO和湿法刻蚀处理的mos-hemt器件的薄层电阻明显降低,从26529降至16667Ω/sq;击穿测试表明,DCIO和湿法刻蚀处理可以抑制产生漏电流,使器件软击穿从94提升至260V。4.利用沟道电子在栅极电压的作用下会对界面电荷和边界电荷进行电子填充/释放从而导致电压出现漂移的行为,通过电容-电压法对器件的Al2O3/GaN界面的缺陷电荷进行了定量表征。结果表明,经过DCIO和湿法刻蚀处理和未经处理的mos-hemt器件中的界面电荷密度分别为1.13×10cm和1.54×10cm,DCIO和湿法刻蚀处理使器件界面陷阱密度降低了27%;当程序电压为15V时,根据由边界电荷造成的积累电压,可计算出经过DCIO和湿法刻蚀处理和未经处理的mos-hemt器件边界电荷密度分别为6.35×10cm和7.73×10cm,累积的边界电荷密度降低了13.59%。之后利用光致辅助C-V法表征了边界电荷的状态密度分布。通过采用不同能量的光子对器件进行照射,使缺陷电荷获得能量,释放电子,最终根据光子对应的能量可以评估对应缺陷电荷的激活能。根据光照后C-V曲线的变化,得到了未经过DCIO和湿法刻蚀处理和经过处理的器件的边界电荷的状态密度分布图。其边界电荷的状态密度D的峰值分别为6.16×10cm·e V和2.60×10cm·e V,DCIO和湿法刻蚀处理技术使边界电荷的状态密度基本都降低了一半左右。5.通过缺陷信息丰富、无损检测的低频噪声法对mos-hemt三端器件的界面缺陷电荷进行表征。1/f噪声的幅值能定性反眏器件界面缺陷的多少,漏极电流噪声归一化功率谱密度与漏极电流函数拟合可以定量分析出缺陷电荷的密度。计算后得到经过DCIO及湿法刻蚀处理与未经处理的器件的缺陷电荷密度分别是7.94×10cm和9.84×10m。

关键词：凹槽栅 mos-hemt 界面电荷边界电荷电容-电压法低频噪声法

高K栅介质AlGaN/GaN mos-hemt器件性能研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高K栅介质AlGaN/GaN MOS-HEMT器件性能研究

作者：郭建平西安电子科技大学

学位级别：硕士

GaN基hemt器件具有较宽的禁带，高二维电子气浓度，高电子迁移率以及高击穿电压等特性因而在高微波功率器件上有着极大的应用潜力。为了减小栅泄漏电流，mos结构被添加到GaN器件中，而随着器件进入纳米尺度，作为mos结构传统栅介质的Si... 详细信息

GaN基hemt器件具有较宽的禁带，高二维电子气浓度，高电子迁移率以及高击穿电压等特性因而在高微波功率器件上有着极大的应用潜力。为了减小栅泄漏电流，mos结构被添加到GaN器件中，而随着器件进入纳米尺度，作为mos结构传统栅介质的SiO材料将无法应对粒子的隧穿效应，因此以高κ材料作为栅介质的AlGaN/GaN mos-hemt器件开始被人们广泛研究。本文首先利用ISE-TCAD搭建了以HfO作为栅介质的AlGaN/GaNmos-hemt器件。在此基础上，对Al组分和AlGaN层厚度对二维电子气密度的影响进行了模拟分析，接下来对器件的转移特性、跨导、输出特性、器件的击穿电压以及低频下的电容特性进行了模拟，并对器件在不同的参数条件下的直流性能进行了研究与分析。本文还研究了不同脉冲条件对高κ栅介质的mos-hemt器件电流崩塌程度的影响情况，然后本文对抑制电流崩塌效应的措施进行了模拟，首先对以不同材料(SiN，HfO，SiO)作为钝化材料对电流崩塌改善情况进行了对比，最后在以SiN为钝化材料的基础上添加场板，对均匀栅场板结构对电流崩塌的抑制情况进行了模拟，并对这些措施能够抑制电流崩塌的机理进行了分析。

关键词：高κ GaN mos-hemt 电流崩塌

HfO2栅介质InAlN/GaN mos-hemt器件电学及热学可靠性研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

HfO2栅介质InAlN/GaN MOS-HEMT器件电学及热学可靠性研究

作者：杨雪妍西安电子科技大学

学位级别：硕士

相较于传统AlGaN势垒氮化镓异质结材料,InAlN/GaN异质结具有更强的极化效应,能在更薄的势垒层厚度下产生更高面密度的二维电子气,提高GaN电子器件的输出电流和功率。同时,InAlN势垒和GaN沟道能实现面内晶格常数匹配,有效消除逆压电效应... 详细信息

相较于传统AlGaN势垒氮化镓异质结材料,InAlN/GaN异质结具有更强的极化效应,能在更薄的势垒层厚度下产生更高面密度的二维电子气,提高GaN电子器件的输出电流和功率。同时,InAlN势垒和GaN沟道能实现面内晶格常数匹配,有效消除逆压电效应引发的器件可靠性问题。然而,InAlN势垒GaN hemt器件存在较大的栅极反向泄漏电流,不能承受更高的工作电压,这主要是因为InAlN势垒材料中存在晶相分离和组分偏析问题,较多的缺陷导致垂直漏电。金属-氧化物-半导体（mos）栅极结构能够有效降低InAlN势垒GaN hemt器件栅极漏电,提升器件工作可靠性。本文旨在研究以Hf O为栅介质的InAlN/GaN mos-hemt器件及其热学和电学可靠性问题。主要研究成果如下:1.制备出5 nm厚Hf O栅介质的InAlN/GaN mos-hemt器件,测试了该器件的电学特性。和肖特基栅InAlN/GaN hemt器件相比,Hf O栅介质InAlN/GaN mos-hemt器件阈值电压负偏了2.7 V,输出峰值电流密度增大了15.2%,电流崩塌率降低了6.53%,栅泄漏电流降低了四个数量级。2.表征了Hf O栅介质InAlN/GaN mos结构的界面态密度。通过分析电容-电压（C-V）回滞曲线和变频C-V曲线,计算出Hf O栅介质InAlN/GaN mos结构的界面态密度最大值为3.56×10cm/e V,处于距导带底下方0.359 e V的深响应能级处。而处于浅响应能级的界面态密度较低,能够有效抑制器件的栅漏电。3.测试了Hf O栅介质InAlN/GaN mos-hemt器件的高温可靠性。随着测试温度升高,器件输出电流和峰值跨导均有所减小,并且阈值电压正向移动。高温下材料电子迁移率下降是器件输运特性退化的主要原因,而mos结构能够在一定程度上提高InAlN/GaN hemt器件的高温可靠性。构建了器件沟道温度与耗散功率的传输特性曲线,发现饱和区输出电流崩塌量随温度升高线性增大,沟道温度随着耗散功率增大而增加。4.研究了Hf O栅介质InAlN/GaN mos-hemt器件在长时间开态和关态高场应力下的电学性能,并揭示了性能退化的物理机制。结果表明,在开态高场恒定应力下,mos-hemt器件的主要退化机制是热载流子效应和产生新陷阱效应,而在关态高场恒定应力下的主要退化机制是虚栅效应。相比于肖特基栅极结构InAlN/GaN hemt,InAlN/GaN mos-hemt器件在长时间高场作用下具有更好的可靠性和稳定性。

关键词： InAlN/GaN异质结 HfO2栅介质 mos-hemt 界面态可靠性

The passivation mechanism of nitrogen ions on the gate leakage current of HfO_2/AlGaN/GaN mos-hemts

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

Science China(Physics,Mechanics & Astronomy) 2011年第12期54卷 2170-2173页

作者： BI ZhiWei HAO Yue FENG Qian JIANG TingTing CAO YanRong ZHANG JinCheng MAO Wei LU Ling ZHANG Yue Key Laboratory of Wide Band-Gap Semiconductor Materials and Devices School of Microelectronics Xidian University Xi＇an 710071 China State Key Laboratory of ASIC and System School of Microelectronics Fudan University Shanghai 200433 China School of Electronical ＆ Mechanical Engineering Xidian University Xi＇an 710071 China

In this paper, we systematically study the positive gate leakage current in AlGaN/GaN metal-oxide-semiconductor high electron-mobility transistors (mos-hemts) with HfO 2 dielectric using atomic layer deposition (ALD). We observe that the incorporated nitrogen ions will improve the positive gate leakage current of devices obviously, but do not change the reverse gate leakage current. The passivation mechanism of nitrogen ions in oxygen vacancies in HfO 2 is studied by first-principles calculations. It is shown that the gap states of HfO 2 caused by oxygen vacancies increase the positive gate leakage current of mos-hemts. Nitrogen ions passivate the gap states of HfO 2 and decrease the positive gate leakage current but do not effect the reverse gate leakage current.

关键词： AlGaN/GaN mos-hemt passivation gate leakage current nitrogen ions

Effect of underlap and gate length on device performance of an AlInN/GaN underlap mosFET

在线全文

学校读者我要写书评

暂无评论

Journal of Semiconductors 2012年第12期33卷 16-22页

作者： Hemant Pardeshi Sudhansu Kumar Pati Godwin Raj N Mohankumar Chandan Kumar Sarkar Nano Device Simulation Laboratory Electronics and Telecommunication Engineering DepartmentJadavpur University SKP Engineering College

We investigate the performance of an 18 nm gate length AIInN/GaN heterostructure underlap double gate mosFET, using 2D Sentaurus TCAD simulation. The device uses lattice-matched wideband Al0.83In0.17N and narrowband GaN layers, along with high-k Al2O3 as the gate dielectric. The device has an ultrathin body and is designed according to the ITRS specifications. The simulation is done using the hydrodynamic model and interface traps are also considered. Due to the large two-dimensional electron gas （2DEG） density and high velocity, the maximal drain current density achieved is very high. Extensive device simulation of the major device performance metrics such as drain induced barrier lowering （DIBL）, subthreshold slope （SS）, delay, threshold voltage （Vt）, Ion/Ioff ratio and energy delay product have been done for a wide range of gate and underlap lengths. Encouraging results for delay, Ion, DIBL and energy delay product are obtained. The results indicate that there is a need to optimize theIoff and SS values for specific logic design. The proposed AlInN/GaN heterostructure underlap DG mosFET shows excellent promise as one of the candidates to substitute currently used mosFETs for future high speed applications.

关键词： mos-hemt underlap heterostructure ultrathin body interface traps effective mass