检索结果-南通市图书馆

用于3.3 V电源静电防护的闩锁免疫lvtscr

在线全文

学校读者我要写书评

暂无评论

微电子学 2019年第6期49卷 838-841,846页

作者：杨波杨潇楠陈磊陈瑞博李浩亮郑州大学信息工程学院

传统lvtscr的维持电压过低,器件容易受到闩锁效应的影响而无法正常关断。为了提高传统lvtscr的维持电压,基于0.18μm BCD工艺,提出一种内嵌P型浅阱的新型lvtscr(EP-lvtscr)。采用Sentaurus TCAD,对提出的器件进行建模和测试。结果表明,... 详细信息

传统lvtscr的维持电压过低,器件容易受到闩锁效应的影响而无法正常关断。为了提高传统lvtscr的维持电压,基于0.18μm BCD工艺,提出一种内嵌P型浅阱的新型lvtscr(EP-lvtscr)。采用Sentaurus TCAD,对提出的器件进行建模和测试。结果表明,该EP-lvtscr的维持电压从传统lvtscr的1.52 V提升到3.85 V,具有免疫闩锁效应的能力,可应用于3.3 V电源的ESD防护。

关键词：静电放电维持电压 lvtscr 闩锁效应 TCAD仿真

在线全文

学校读者我要写书评

暂无评论

内嵌PMOS的高维持电压lvtscr设计

现代电子技术 2019年第16期42卷 49-52,57页

作者：陈磊李浩亮刘志伟刘俊杰杨波郑州大学信息工程学院河南郑州450000 电子科技大学微电子与固体电子学院四川成都610000

lvtscr器件结构相对于普通SCR具有低电压触发特性而被广泛用于集成电路的片上静电放电(ESD)防护中。但是在ESD事件来临时,其维持电压过低易发生闩锁(latch-up)效应致使器件无法正常关断。为改进lvtscr这一缺陷,提出了一种内嵌PMOS的高... 详细信息

lvtscr器件结构相对于普通SCR具有低电压触发特性而被广泛用于集成电路的片上静电放电(ESD)防护中。但是在ESD事件来临时,其维持电压过低易发生闩锁(latch-up)效应致使器件无法正常关断。为改进lvtscr这一缺陷,提出了一种内嵌PMOS的高维持电压lvtscr结构,即EmbeddedPMOSlvtscr(EP-lvtscr)。该结构基于内嵌PMOS组成的分流通路抽取阱内载流子,抑制寄生晶体管PNP与NPN正反馈效应,来提高器件抗闩锁能力;通过SentaurusTCAD仿真软件模拟0.18μmCMOS工艺,验证器件的电流电压(I-V)特性。实验结果表明,与传统lvtscr相比较,EP-lvtscr的维持电压从2.01V提升至4.50V,触发电压从8.54V降低到7.87V。该器件具有良好的电压钳位特性,适用于3.3V电源电路芯片上静电防护应用。

关键词： lvtscr 静电放电闩锁效应维持电压 EP-lvtscr 分流

基于lvtscr的集成电路ESD防护器件设计

在线全文

学校读者我要写书评

暂无评论

基于LVTSCR的集成电路ESD防护器件设计

作者：杨波郑州大学

学位级别：硕士

静电放电（Electro Etatic Discharge,ESD）已成为集成电路产品失效的一个主要原因,随着工艺技术的进步,器件的特征尺寸越来越小,芯片的抗ESD能力也在不断下降,片上ESD防护电路已成为电路设计中不可或缺的重要模块。ESD防护器件是防护... 详细信息

静电放电（Electro Etatic Discharge,ESD）已成为集成电路产品失效的一个主要原因,随着工艺技术的进步,器件的特征尺寸越来越小,芯片的抗ESD能力也在不断下降,片上ESD防护电路已成为电路设计中不可或缺的重要模块。ESD防护器件是防护电路的最基本单元,由于工艺特征尺寸的不断下降压缩ESD设计窗口,ESD防护器件的触发电压和维持电压成为器件优化的关注点。鉴于此,本文的主要目标是设计具有高维持电压和低触发电压的ESD防护器件。本文基于0.18μm BCD工艺,在对比传统ESD防护器件的优缺点后,以传统的lvtscr作为优化设计对象,主要创新成果如下:（1）针对传统lvtscr维持电压低的缺点,本文提出一种新型的EWlvtscr。通过在MOS结构下方添加重掺杂P型浅阱,降低寄生NPN三极管的放大倍数,削弱器件内部的正反馈机制,从而达到提高维持电压的目的。使用TCAD仿真工具进行验证,实验结果表明:添加P浅阱后,器件的维持电压明显提高,逐步增大P浅阱的横向尺寸,器件的维持电压可以提高到3.8V以上,可以解决3.3V防护电路中的闩锁问题。为了扩大新器件的适用范围,改变P浅阱的位置,在触发电压略微提高的情况下,新型的EW-lvtscr2维持电压提高到5.8V以上,可用于5V电路的ESD防护。（2）为了降低器件的触发电压,本文从减少触发路径上电压消耗的思路出发,提出一种MTSCR器件结构,在器件发生雪崩击穿后,触发路径上的电压消耗减少,从而降低触发电压。实验结果表明,雪崩击穿电压基本不变,触发电压下降0.5V。嵌入P浅阱的EW-MTSCR结构,实现了低触发电压,高维持电压的设计目标。在维持电压满足5V防护电路需求的前提下,将GGNMOS路径开启后的电流引入到阱内的EW-lvtscr3器件结构,不仅SCR路径更容易开启,而且触发电压下降0.6V。

关键词：静电放电触发电压维持电压 lvtscr

一种互补式lvtscr的CMOS芯片ESD保护方法

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

北华大学学报（自然科学版） 2014年第5期15卷 697-700页

作者：申莎莎运城学院物理与电子工程系山西运城044000

为实现对CMOS芯片进行ESD防护提出了一种互补式lvtscr结构,给出了该结构横切面电路模型以及等效电路,分析了工作原理及可行性,并与现有的ESD保护结构进行对比分析,采用ISE-TCAD工具进行仿真实验.结果表明:该结构具有占用面积小,单位面... 详细信息

为实现对CMOS芯片进行ESD防护提出了一种互补式lvtscr结构,给出了该结构横切面电路模型以及等效电路,分析了工作原理及可行性,并与现有的ESD保护结构进行对比分析,采用ISE-TCAD工具进行仿真实验.结果表明:该结构具有占用面积小,单位面积防护效率高的特性,可有效降低成本.

关键词： ESD保护可控硅 CMOS集成电路 lvtscr

一种用于5 V电源ESD防护的双MOS触发SCR

在线全文

学校读者我要写书评

暂无评论

微电子学 2019年第3期49卷 408-412页

作者：陈瑞博陈磊李浩亮刘志伟邹望辉许海龙郑州大学信息工程学院郑州450000 电子科技大学微电子与固体电子学院成都610000 长沙理工大学物理与电子科学学院长沙410000

低电压触发的可控硅器件lvtscr具有低触发特性,被广泛应用于静电放电(ESD)防护领域。为了避免lvtscr在工作时发生闩锁效应和潜在失效,基于0.18μm BCD工艺,提出一种双MOS触发的DMTSCR。TCAD仿真结果显示,相比传统lvtscr,DMTSCR具有更低... 详细信息

低电压触发的可控硅器件lvtscr具有低触发特性,被广泛应用于静电放电(ESD)防护领域。为了避免lvtscr在工作时发生闩锁效应和潜在失效,基于0.18μm BCD工艺,提出一种双MOS触发的DMTSCR。TCAD仿真结果显示,相比传统lvtscr,DMTSCR具有更低的触发电压和更高的维持电压,显著提高了器件的闩锁免疫力,同时消除了传统lvtscr的潜在失效风险。该器件适用于5 V电源的ESD防护。

关键词： lvtscr 静电放电 DMTSCR 闩锁效应触发电压维持电压

先进工艺下用于ESD保护的SCR器件鲁棒性的研究

在线全文

学校读者我要写书评

暂无评论

先进工艺下用于ESD保护的SCR器件鲁棒性的研究

作者：杨凯电子科技大学

学位级别：硕士

静电放电（Electrostatic Discharge,ESD）存在于日常生活和工业生产中,会导致集成电路功能损坏、金属熔断以及栅氧层击穿,对集成电路工业生产造成了严重损害。ESD产生的方式种类繁多,例如摩擦、接触以及电磁感应等,而ESD的特点则包含... 详细信息

静电放电（Electrostatic Discharge,ESD）存在于日常生活和工业生产中,会导致集成电路功能损坏、金属熔断以及栅氧层击穿,对集成电路工业生产造成了严重损害。ESD产生的方式种类繁多,例如摩擦、接触以及电磁感应等,而ESD的特点则包含了高电压、低电量和瞬时性。ESD在半导体产业的生产、封装、运输和使用的过程中,极易发生ESD事件,这是导致芯片损坏功能失效的重要原因。首先,本文对ESD的研究背景、发展态势、物理模型、测试模型做了简要介绍,并介绍了ESD防护中常用的四种基本器件,简述了它们的ESD防护原理和鲁棒性。此外,通过SCR类保护器件的介绍可知,SCR器件具有最高的单位面积鲁棒性。因此,本文将以SCR器件作为研究对象,进行其鲁棒性提高的研究工作。研究工作分为电热仿真模拟和流片测试分析两个部分进行。电热仿真模拟是通过器件电性能和热性能混合仿真来分析影响SCR器件的鲁棒性的具体原因和关键参数。文章中,对常用的lvtscr（低电压触发SCR）进行电热仿真验证,通过对其关键工作点的电场分布、电流分布和温度分布的仿真图的提取和分析,找出了lvtscr的热失效的具体位置和影响因素,确定了有效提升lvtscr鲁棒性的方法,即增大lvtscr中寄生的双极型晶体管发射区的宽度。在电热仿真结果的基础上,本文进行了基于55nm和28nm CMOS工艺的流片测试研究工作。在基于55nm CMOS工艺,针对lvtscr和MLSCR（改进型横向SCR）两种常用SCR器件结构进行流片、测试、结果分析,得出了SCR类器件鲁棒性与SCR器件内不同电流通路的电流比例大小有关,且器件结构和器件关键尺寸均有调节SCR通路比例的作用,并提出一些关于提高鲁棒性的猜想。为了进一步验证上述结论和猜想,在28nm CMOS工艺中,将不同SCR器件结构通过关键尺寸的优化方案进行再一次的流片和测试。在28nm工艺的流片结果中,验证了热仿真和55nm工艺的结论和猜想,将SCR类器件的鲁棒性进行了有效的提升,最高可达70mA/μm。最后,对热仿真、55nm工艺流片结论和28nm工艺流片结论进行了综合分析,得出了SCR类器件鲁棒性的高低绝大程度上取决于SCR通路比例的大小的结论,并可以通过器件的结构、关键尺寸对鲁棒性的影响比例得出了一套调整SCR鲁棒性的方法,为以后ESD防护中SCR类单体器件提供了可靠选择。

关键词：静电放电（ESD）仿真 MLSCR lvtscr 鲁棒性

基于0.6μm CMOS工艺ESD全芯片保护研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于0.6μm CMOS工艺ESD全芯片保护研究

作者：何刚电子科技大学

学位级别：硕士

静电放电(Electrostatic Discharge,ESD)是生活中常见的自然现象,会造成集成电路的结损伤或烧毁、金属线熔断、栅氧层击穿,对集成电路产品造成了严重的损伤,使其可靠性大大降低。本文基于0.6μm CMOS工艺,对正向I/O和双向I/O设计了保护... 详细信息

静电放电(Electrostatic Discharge,ESD)是生活中常见的自然现象,会造成集成电路的结损伤或烧毁、金属线熔断、栅氧层击穿,对集成电路产品造成了严重的损伤,使其可靠性大大降低。本文基于0.6μm CMOS工艺,对正向I/O和双向I/O设计了保护方案,需要满足8KV的保护要求。本文首先介绍了ESD防护的基本理论。指出了ESD的三种基本模型:人体模型(HBM)、机器模型(MM)、组件充电模型(CDM)。并阐述了三种ESD模型和TLP的测试方法。接下来对CMOS工艺下的常规ESD单体器件做了介绍,分别对二极管、MOSFET、SCR等基本ESD器件的防护原理、应用范围以及优缺点做了介绍。随后基于0.6μm CMOS工艺的输入输出端口的典型电路确定了单向I/O和双向I/O的设计窗口与防护指标。对于单向I/O的全芯片保护方案,单体器件主要为二极管、GGNMOS/GDPMOS、GCNMOS/GCPMOS、电阻辅助触发的GGNMOS/GDPMOS、lvtscr和电阻辅助触发的lvtscr等。对于双向I/O的全芯片保护方案,单体器件主要为背靠背二极管和双向MLSCR。最后设计了0.6μm CMOS工艺下的全芯片方案中的单体器件。对于正向I/O防护而言,通过分析被保护电路确定了5.5V-11.7V的设计窗口,并基于第一次流片方案的经验,对GGNMOS、lvtscr等器件的版图结构和参数进行了调整。并且在已有数据的基础上,为了改进触发电压,设计了RC电路辅助触发的GCNMOS和电阻辅助触发的lvtscr。对于Power Clamp器件,为了达到保护要求,同时尽量减小版图面积,着重对电阻、电容、反相器做了研究。对于双向I/O的ESD保护,沿用了工艺中采用的背靠背二极管,并设计了双向MLSCR器件进行防护。

关键词：静电放电 Power Clamp lvtscr 全芯片保护

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

集成电路的典型ESD防护设计研究

集成电路的典型ESD防护设计研究

作者：俞志辉浙江大学

学位级别：硕士

随着半导体制造工艺的不断发展,集成电路的特征尺寸在不断缩小,静电放电(Electro-Static Discharge,ESD)成为了影响集成电路产品可靠性的重要因素,针对芯片产品应用领域的不同,对应的ESD防护设计要求也不尽同。本文结合TCAD软件对电流... 详细信息

随着半导体制造工艺的不断发展,集成电路的特征尺寸在不断缩小,静电放电(Electro-Static Discharge,ESD)成为了影响集成电路产品可靠性的重要因素,针对芯片产品应用领域的不同,对应的ESD防护设计要求也不尽同。本文结合TCAD软件对电流密度分布的仿真和TLP测试系统对器件的测试,对高压BCD工艺和低压CMOS工艺中的ESD防护器件的特性展开深入研究。本文的主要研究内容如下：(1)研究低压工艺中Diode、GGNMOS器件的ESD特性,通过多流片所得器件的测试数据,分析改变器件宽度、沟道长度等参数对其ESD特性带来的影响;(2)研究低压工艺中基础SCR的ESD特性,通过引入跨接N+形成lvtscr,以此来降低其触发电压。在0.18um CMOS工艺下对lvtscr进行流片,针对其维持电压过低的问题,可通过拉长跨接N+到栅极距离和沟道长度等技术方法来获得维持电压的提高;(3)基于0.35um BCD工艺下的大阵列LDMOS,研究其ESD特性,发现当器件宽度大于15000um后,LDMOS能完成HBM模型下2KV的ESD自防护;增大漏端接触孔到栅极距离能提升器件的失效电流,但会牺牲器件的驱动能力(4)研究LDMOS在多次重复TLP打击下的触发电压退化现象,通过实测数据和TCAD仿真得出漏端N+处在器件开启时产生的熔丝是导致该现象的主要原因,发现在LDMOS的漏端N+和栅极之间插入P+形成LDMOS-SCR后能很好的避免这一现象;(5)研究LDMOS和LDMOS-SCR在高温环境下发生的ESD特性退化现象,发现漏电流在高温环境下会激增到毫安级,同时LDMOS-SCR会出现触发电压变小,导通特性变差的问题;(6)研究瞬态电压抑制器(TVS)的发展历史,提出以二极管辅助触发的lvtscr为核心防护器件的多通道TVS阵列,分别对单个二极管辅助触发的lvtscr和封装好的多通道TVS芯片做TLP测试,对比两者ESD的性能。

关键词：集成电路静电防护 lvtscr 高压ESD工艺触发电压退化

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

ESD保护结构中的SCR设计

电子与封装 2011年第7期11卷 29-34页

作者：黄昀荃陈卫中国电子科技集团公司第58研究所江苏无锡214035

硅控整流器SCR作为晶闸管常用于功率器件,具有再生性和从高阻态到低阻态切换的能力。因此合理设计的SCR能成为非常高效的ESD保护电路。文章介绍了SCR的基本机制,SCR、MLSCR、lvtscr和SCR组合保护电路的结构,并介绍了具有更好ESD性能的... 详细信息

硅控整流器SCR作为晶闸管常用于功率器件,具有再生性和从高阻态到低阻态切换的能力。因此合理设计的SCR能成为非常高效的ESD保护电路。文章介绍了SCR的基本机制,SCR、MLSCR、lvtscr和SCR组合保护电路的结构,并介绍了具有更好ESD性能的设计和版图。

关键词： ESD SCR lvtscr