检索结果-南通市图书馆

DSP处理器中的在电路仿真器(ICE)模块设计

在线全文

学校读者我要写书评

暂无评论

计算机工程与应用 2003年第27期39卷 5-7,23页

作者：沈戈张欣高德远西北工业大学航空微电子中心西安710072 西安石油大学电子工程系西安710065

片上的在电路仿真器(ICE)模块,对于支持DSP系统的实时仿真和调试,加快系统开发进程是至关重要的。文章结合一个通用数字信号处理器MEDSP的开发,在基于国际标准的测试jtag接口的基础上,通过扩展部分jtag接口部分单元和MEDSP内部单元的功... 详细信息

片上的在电路仿真器(ICE)模块,对于支持DSP系统的实时仿真和调试,加快系统开发进程是至关重要的。文章结合一个通用数字信号处理器MEDSP的开发,在基于国际标准的测试jtag接口的基础上,通过扩展部分jtag接口部分单元和MEDSP内部单元的功能,在很小的代价条件下,设计了MEDSP处理器的片上ICE模块。仿真结果表明该模块完全能够实现对MEDSP处理器的在电路仿真,而且不影响系统性能。

关键词： jtag接口 DSP 处理器仿真器

在线全文

学校读者我要写书评

暂无评论

基于边界扫描技术的装备电路可测性设计

火力与指挥控制 2015年第3期40卷 159-162页

作者：许四毛邓小鹏电子工程学院合肥230037

随着装备中基于复杂数字电路的嵌入式系统应用越来越广泛,装备中电路系统的可测性设计(DFT)已成为装备可测试性设计的重要内容。IEEE 1149.1作为一种标准化的电路可测性设计方法,弥补了传统电路测试方法存在的缺陷,为复杂的互连电路提... 详细信息

随着装备中基于复杂数字电路的嵌入式系统应用越来越广泛,装备中电路系统的可测性设计(DFT)已成为装备可测试性设计的重要内容。IEEE 1149.1作为一种标准化的电路可测性设计方法,弥补了传统电路测试方法存在的缺陷,为复杂的互连电路提供了一种非入侵的测试手段。首先简述了可测试性设计和边界扫描测试技术的基本原理,并从边界扫描测试链设计、提高测试覆盖率和优化电路网络几个方面,分别提出了几种装备电子系统的电路可测试性设计的具体方法。

关键词：边界扫描技术可测试性设计 jtag接口互连电路网络

在线全文

学校读者我要写书评

暂无评论

PSD8XXF的在系统编程技术

电子技术应用 2000年第1期26卷 55-58页

作者：颜荣江空军雷达学院科研处 430010

介绍了ＷＳＩ／公司的在系统可编程单片机外围器件ＰＳＤ８××Ｆ系列芯片的组成及其性能。描述了如何通过端口Ｃ实现ＪＴＡＧ接口的软件、硬件配置以及利用ＷＳＩ公司的ＦｌａｓｈＬｉｎｋ编程适配器和ＰＳＤｓｏｆｔ软件进行在系... 详细信息

介绍了ＷＳＩ／公司的在系统可编程单片机外围器件ＰＳＤ８××Ｆ系列芯片的组成及其性能。描述了如何通过端口Ｃ实现ＪＴＡＧ接口的软件、硬件配置以及利用ＷＳＩ公司的ＦｌａｓｈＬｉｎｋ编程适配器和ＰＳＤｓｏｆｔ软件进行在系统编程的相关问题。

关键词：在系统编程 jtag接口程序设计单片机

车用磁流变液减振器试验装置实时数据采集系统

在线全文

学校读者我要写书评

暂无评论

仪表技术与传感器 2007年第9期 46-48页

作者：温洪昌廖昌荣余淼严小锐陈伟民重庆大学智能结构研究中心重庆400044

介绍了利用TMS320LF2407A芯片进行车用磁流变液减振器试验装置的振动数据实时采集的软、硬件设计和系统调试过程;通过芯片的jtag接口模块,利用开发工具软件CCS2.20内带的文件输入/输出功能,采取直接写盘方式,成功实现了对振动数据的实... 详细信息

介绍了利用TMS320LF2407A芯片进行车用磁流变液减振器试验装置的振动数据实时采集的软、硬件设计和系统调试过程;通过芯片的jtag接口模块,利用开发工具软件CCS2.20内带的文件输入/输出功能,采取直接写盘方式,成功实现了对振动数据的实时采集。试验表明:这种方式比通常采用串口采集数据的方式具有更高的采样速率,省略了编制通信软件的环节,缩短了开发周期。

关键词：振动数据 jtag接口实时采集

在线全文

学校读者我要写书评

暂无评论

FPGA远程更新系统

仪表技术与传感器 2014年第7期 72-74页

作者：李强罗超夏威何子述电子科技大学电子工程学院四川成都611731

针对常用jtag方式更新FPGA程序,存在受设备环境等限制而缺乏灵活性问题。文中设计了一种实现FPGA远程更新的方案,该方案是通过PC机向DSP发送所需更新程序数据,根据设计的通信协议,DSP将更新程序数据导入FPGA系统中。FPGA通过串行配置芯... 详细信息

针对常用jtag方式更新FPGA程序,存在受设备环境等限制而缺乏灵活性问题。文中设计了一种实现FPGA远程更新的方案,该方案是通过PC机向DSP发送所需更新程序数据,根据设计的通信协议,DSP将更新程序数据导入FPGA系统中。FPGA通过串行配置芯片与专用升级电路实现程序的配置与更新。经过对FPGA系统重新加载,验证了设计的正确性和可行性,有效地实现了FPGA程序的远程更新。

关键词： jtag接口 FPGA 远程更新 DSP 串行配置芯片

在线全文

学校读者我要写书评

暂无评论

基于jtag的在线编程实现

电气自动化 2005年第5期27卷 53-55页

作者：张英王琪辉重庆大学电气工程学院重庆市400044

在分析了 jtag 接口的结构以及 jtag 状态机的工作原理的基础上,针对目前 jtag 接口实现在线编程的一些问题,给出了一种简单可行的方法,实现对 ATMEL 公司 Atmega128内部 FLASH 的在线编程。该方法用软件代替了编程器硬件电路,其可靠性... 详细信息

在分析了 jtag 接口的结构以及 jtag 状态机的工作原理的基础上,针对目前 jtag 接口实现在线编程的一些问题,给出了一种简单可行的方法,实现对 ATMEL 公司 Atmega128内部 FLASH 的在线编程。该方法用软件代替了编程器硬件电路,其可靠性和稳定性在实际系统中得到了充分的验证。

关键词： jtag接口 FLASH擦除访问口状态机在线编程逻辑复位

嵌入式微处理器可测性设计与片上调试技术的研究与实现

在线全文

学校读者我要写书评

暂无评论

嵌入式微处理器可测性设计与片上调试技术的研究与实现

作者：严明国防科学技术大学

学位级别：硕士

EStar是国防科技大学计算机学院自主开发的一款高性能低功耗32位嵌入式微处理器。本文针对EStar微处理器的可测性设计和片上调试的技术和应用需求，深入地研究了可测性设计和片上调试技术。完成的主要工作和取得的主要研究成果如下： ... 详细信息

EStar是国防科技大学计算机学院自主开发的一款高性能低功耗32位嵌入式微处理器。本文针对EStar微处理器的可测性设计和片上调试的技术和应用需求，深入地研究了可测性设计和片上调试技术。完成的主要工作和取得的主要研究成果如下： 1．设计实现了EStar微处理器的边界扫描结构，并基于jtag接口实现了测试与调试整合的系统调试测试方案。采用了自主设计扫描单元和手动插入扫描链的方法，设计实现了EStar嵌入式微处理器的边界扫描测试，极大的提高了设计的灵活性，为调试与测试的接口整合提供了支持;针对EStar微处理器设计了基于jtag接口的系统测试方案，通过jtag接口集成内部扫描测试和存储器的内建自测试功能，极大的减少了因测试带来的芯片引脚的增加，有效的减小了芯片封装后的面积。 2．设计了EStar微处理器的片上调试逻辑，解决了片上调试的多个关键技术，为应用开发提供了有效的支持。设计实现了EStar嵌入式微处理器的基于jtag接口片上调试支持逻辑功能。通过扫描链结构提供高效的调试通信和控制通道;通过对流水线的运行控制，实现了单步、断点、观察点等基本调试特征;提出的存储空间访问机制能够很好的适用于基于EStar嵌入式微处理器的SoC应用平台，具有良好的扩展兼容性。该片上调试系统为EStar的应用开发提供了有效的支持。 3．提出了基于EStar微处理器调试机制的应用开发调试方案，完成了软件结构和关键部件的设计与实现，为应用平台的开发打下了良好的基础。嵌入式应用开发调试环境是基于嵌入式微处理器的调试支持的一种远程交叉调试软件，它是嵌入式应用开发所必需的。本文通过深入研究几种常见的嵌入式应用开发调试环境，提出了基于EStar嵌入式微处理器现有调试支持的可行的应用开发调试方案，并给出了软件的结构和关键部件的详细设计，为进一步研制EStar嵌入式微处理器应用开发平台打下了良好的基础。本文所设计的硬件逻辑，经过EStar嵌入式处理器的投片验证，实现的边界扫描测试和片上调试逻辑运行正确、功能稳定。系统测试方案通过EDA软件分析与测试，能为芯片的量产提供生产测试的支持。

关键词：可测性设计边界扫描内部扫描存储器内建自测试片上调试 jtag接口嵌入式应用开发调试环境

10.3125Gbps高速SERDES芯片的测试方法研究

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

10.3125Gbps高速SERDES芯片的测试方法研究

作者：徐意电子科技大学

学位级别：硕士

随着电子科学科技的不断发展,系统中芯片与芯片之间,模块与模块之间的数据传输速率不断的提高,使得串行器/解串器(Serializer and Deserializer,SerDes)技术发展日新月异,相关研究也得到了更多的关注。但伴随着传输速率的加快,SERDES系... 详细信息

随着电子科学科技的不断发展,系统中芯片与芯片之间,模块与模块之间的数据传输速率不断的提高,使得串行器/解串器(Serializer and Deserializer,SerDes)技术发展日新月异,相关研究也得到了更多的关注。但伴随着传输速率的加快,SERDES系统的稳定性问题也变的越来越突出。为了确保SERDES系统的稳定运行,发展能有效检测SERDES系统中影响其稳定性各种可能出现的问题的方法就变的尤为重要。可测性设计(Design For Test,DFT)是在这种新形势下诞生的一种新的设计理念。该测试理念的核心是在芯片之中加入专门用于测试的电路模块,这些只用于测试而加入的电路模块就被称作可测性设计。可测性设计的最大优势在于,以较低的成本和尽可能高的效率完成对芯片可能存在的问题进行诊断,显然这种设计有利于保证SERDES系统的稳定平稳运行。目前,可测试设计主要分为三种类型,即专项测试,扫描测试和内建自测试,本课题着重对可测性设计中的高速边界扫描(AC-Boundary Scan)和内建自测试(BIST)两个测试方案的实用性进行研究。通过AC-Boundary Scan测试对SERDES系统中模块与模块边界之间的通路连通性进行测试,检测出各条通路是否存在断开的情况。通过BIST测试对10.3125Gbps高速SERDES芯片系统中各条通路的逻辑功能进行测试,确保各条通路都能有一个良好的工作状态。本课题还对板级测试中SERDES的数据传输通道中所传输的信号质量进行眼图测试,以判断传输信号的质量好坏,特别是传输信号的码间干扰是否被控制在了一个合理的范围之中。该眼图测试对传输的信号质量进行监控,以便为电路的后续设计和修改提供重要的参考依据。最后,针对在传统的眼图测试中所使用的示波器的性能要求十分苛刻,示波器的费用也十分的高昂,并且在测试过程中,由于对被测试电路接入了探针和探头,从而引入了不必要的负载变化等缺陷,我们提出一种片内高速信号抖动的测试方法的设想。该片内测试设计的主要思路是在不引入外部接示波器的情况下,直接从系统的内部对信号的抖动进行测试。通过系统内部专门的测试模块,直接检测信号的抖动程度。并将检测结果转换为易于分析和保存的二进制测试数据结果,为后续的设计改进提供重要的参考依据。本论文对10.3125Gbps高速SERDES芯片的多种测试方案的研究成果,将对以后进一步的完善芯片的可测性设计体系,提供重要的帮助。

关键词： SERDES jtag接口边界扫描 BIST测试眼图测试

基于Matlab与FPGA的小卫星姿态控制系统的设计与仿真

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于Matlab与FPGA的小卫星姿态控制系统的设计与仿真

作者：陈将俊大连理工大学

学位级别：硕士

本文主要论述了微卫星姿态控制系统的设计。在空间科技高速发展的背景下,研究建立在FPGA基础上的硬件控制对星体三轴稳定姿态控制的仿真与实现,进行了硬件回路仿真。有多种执行器可以控制卫星的姿态,零动量反作用轮是其中的一种。通过... 详细信息

本文主要论述了微卫星姿态控制系统的设计。在空间科技高速发展的背景下,研究建立在FPGA基础上的硬件控制对星体三轴稳定姿态控制的仿真与实现,进行了硬件回路仿真。有多种执行器可以控制卫星的姿态,零动量反作用轮是其中的一种。通过建立其数学模型,导出其输入输出的关系函数,从而对通过基于FPGA设计得的控制器进行可行性研究。PID控制器的设计,研究了控制仿真系统及其有效性。基于Matlab/Simulink进行时序仿真,通过jtag接口的特点,将FPGA Spartan-3E开发板接入硬件回路进行仿真与验证,对最终能否实现设计要求提供了可供借鉴的数据及设计流程。星载设备要求运算速度快,而且占用空间一定要小,所以本文所设计PID控制器是基于乘法器逻辑电路设计的。运用Verilog HDL硬件语言,实现了基于FPGA的零动量轮对星体姿态控制硬件的布局布线设计,并与Simulink数字仿真的结果进行了比对,可以得出所设计的系统是有效和可行的。

关键词： FPGA jtag接口零动量反作用轮