检索结果-南通市图书馆

基于handel-c的MPEG-4视频压缩算法硬件化设计

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于Handel-C的MPEG-4视频压缩算法硬件化设计

作者：葛利西安电子科技大学

学位级别：硕士

近年来，随着多媒体技术的发展，视频在人们的生活中扮演着越来越重要的角色。人们对于视频的质量有了越来越高的要求，视频的数据量因此变的越来越大，给视频网络带宽和存储介质带来了较大的压力。视频压缩是解决这一问题的一种有效途... 详细信息

近年来，随着多媒体技术的发展，视频在人们的生活中扮演着越来越重要的角色。人们对于视频的质量有了越来越高的要求，视频的数据量因此变的越来越大，给视频网络带宽和存储介质带来了较大的压力。视频压缩是解决这一问题的一种有效途径。MPEG-4压缩标准是一种压缩效率高并且被广泛应用的标准。由于MPEG-4算法的算法复杂度很高，再加上视频的数据量变的越来越大，以往基于固定架构开发的软件编解码模块很难满足高实时性这一要求。为了缩短编码时间，本文提出了基于FPGA的MPEG-4压缩算法硬化方案。FPGA有处理速度快，并行度高，开发成本低等优点。本文首先对MPEG-4视频压缩算法的基本原理进行了简单介绍，并对编码过程中的主要模块进行了详细阐述，接着对本次开发用到的硬件语言handel-c的语法，开发流程和调试仿真方法进行了深入学习研究。在完成前期的准备工作之后，开始使用handel-c对MPEG-4压缩算法的主要模块进行算法硬化并使用modelsim进行仿真调试。然后为压缩算法的各个模块结合每个模块的处理时间设计了吞吐率很高的流水线，达到了模块内部的微观并行处理和模块间的宏观并行处理的效果。之后使用Verilog HDL为用到的SDRAM和VGA接口编写了对应的驱动控制器，使得他们之间能够正常通信，接着将各个模块下载到FPGA芯片进行综合验证。本文最后将用c语言实现的软件模块和基于FPGA的硬件模块在处理速度，压缩效果，资源占用率等方面进行了横向比较，并且对用verilog实现的简单模块和用handel-c实现的相同功能的模块在处理速度，处理结果，代码量，资源占用率等方面进行了纵向比较。结果表明，MPEG-4压缩算法的硬件模块有处理速度快，资源占用率低等优点;handel-c较常规硬件语言的开发效率高，易于实现复杂算法，适于广泛应用于FPGA开发中。

关键词： MPEG-4标准视频压缩 FPGA handel-c 算法硬化流水线

基于handel-c的多种图像处理算法的硬化实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于Handel-C的多种图像处理算法的硬化实现

作者：慕岳衷西安电子科技大学

学位级别：硕士

随着对算法运算速度要求的提高，一些用软件实现的算法已满足不了实时性的要求。因此，充分利用硬件电路的并行性和快速运行的特点，实现算法硬化，成为算法研究的一个新方面。本文工作进行的算法硬化实现是关于图像方面的。论文讨论... 详细信息

随着对算法运算速度要求的提高，一些用软件实现的算法已满足不了实时性的要求。因此，充分利用硬件电路的并行性和快速运行的特点，实现算法硬化，成为算法研究的一个新方面。本文工作进行的算法硬化实现是关于图像方面的。论文讨论了算法硬化的实际意义与现状，研究了图像处理方面所用到的算法与handel-c硬件描述语言，完成了多种图像算法的硬化设计与实现，其中包括在音视频和图像编码中应用广泛的DcT算法，图像预处理中经典的高斯滤波算法和双边滤波改进算法，以及多种边缘检测算法。这些算法在计算机上进行仿真之后，FPGA平台上进行了算法硬化的验证，证明了通过逻辑电路运行算法的正确性。本文探索并使用了一种新颖的硬件化设计与实现方法，与传统使用的硬件描述语言Verilog\VHDL进行算法硬化的方式不同，采用了高级语言直接面向硬件描述层的方式，避免了硬件无法有效地表述算法而高级语言无法描述硬件的难题。本论文采用的图像硬件化设计方法，以及完成的图像处理的算法硬化，对以后从事算法硬件化研究的人员有着一定的指导意义。

关键词： handel-c DcT变换滤波算法边缘检测

基于handel-c的可重构图像处理系统研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于Handel-C的可重构图像处理系统研究

作者：沈婧西安电子科技大学

学位级别：硕士

可重构计算既有通用处理器的灵活性，又有专用集成电路(ASIc)的高效性，具有软件实现和硬件实现的双重优点。因此近几年来，基于FPGA可重构处理器在实时图像处理方面的应用越来越受到重视。本文基于可重构计算的概念，研究可重构图像处... 详细信息

可重构计算既有通用处理器的灵活性，又有专用集成电路(ASIc)的高效性，具有软件实现和硬件实现的双重优点。因此近几年来，基于FPGA可重构处理器在实时图像处理方面的应用越来越受到重视。本文基于可重构计算的概念，研究可重构图像处理系统，并讨论如何将图像算法在可重构系统上实现。使用复杂的硬件描述语言（如VHDL）来开发高速运行的FPGA或者ASIc芯片是一个复杂并且非常耗时的过程，针对这一问题，本文介绍了一种基于handel-c的可重构系统设计方法，该设计方法的核心思想就是开发者用软件开发的方法来灵活地实现硬件设计。为了说明可重构图像系统在图像算法硬件实现上的有效性，本文选取了三个图像处理算法来进行验证，分别是Sobel边缘检测、高斯滤波和迭代反向投影算法，着重分析迭代反向投影在单帧图像空间分辨率增强上的应用。本文的handel-c程序设计都是在DK Design Suite开发环境下完成的，而后，通过Quartus II将DK Design Suite下编译输出的EDIF网表综合成硬件电路，最后在Altera DE2硬件平台上实现系统功能。实验结果证明，基于上述三种算法的可重构硬件系统都能正确有效地完成相应的图像处理任务。

关键词：可重构计算 FPGA 图像处理 handel-c

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于handel-c的算法硬件化方法研究

基于Handel-C的算法硬件化方法研究

作者：陆阳西安电子科技大学

学位级别：硕士

基于handel-c语言的算法硬件化技术是一种使用高级语言进行算法设计，并通过硬件完成算法实现的技术。该技术可快速将已有成熟算法的c语言程序转化为硬件实现，也可高效开发全新算法的硬件实现。该技术具有开发周期短，开发成本低，开... 详细信息

基于handel-c语言的算法硬件化技术是一种使用高级语言进行算法设计，并通过硬件完成算法实现的技术。该技术可快速将已有成熟算法的c语言程序转化为硬件实现，也可高效开发全新算法的硬件实现。该技术具有开发周期短，开发成本低，开发成果可靠性高，易于维护和进行二次开发等优点，可应用于各种复杂算法硬件实现系统的原型设计。本文介绍了算法从概念到理论的抽象过程，讨论了使用c语言进行算法描述进而辅助后期硬件设计时的技术要点，归纳整理了将算法c语言描述程序转化为handel-c语言程序的方法。研究了转化过程中针对硬件设计实现的问题，分析了影响硬件系统运行效率的因素及解决方法。论文采用基于handel-c语言的算法硬件化方法开发了彩色图像双边滤波器，完成了双边滤波算法硬件化的各个功能模块和系统结构设计，包括自然指数函数低代价设计、多级存储结构、多模块并行执行等关键设计。在FPGA板卡上实现了对大小为533*400的彩色图像进行双边滤波处理。本文通过设计双边滤波算法的硬件实现，初步证明了基于handel-c语言的算法硬件化技术的可行性与正确性。该工作将算法软件处理变为硬件执行，提高算法执行速度，对于需要考虑算法速度的场合具有很好的应用前景。

关键词： handel-c 算法硬件化 FPGA 双边滤波器

基于handel-c的H.264帧内编码算法硬件化设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于Handel-C的H.264帧内编码算法硬件化设计

作者：王国凤西安电子科技大学

学位级别：硕士

随着信息化的不断发展,人类社会对于多媒体尤其是视频信息的需求不断增多,视频在会议、网络点播等诸多应用领域得到快速发展,在此同时,对视频质量的要求也在不断提高。视频数量的急剧增加以及视频质量需求的提高,使得视频存储以及传输... 详细信息

随着信息化的不断发展,人类社会对于多媒体尤其是视频信息的需求不断增多,视频在会议、网络点播等诸多应用领域得到快速发展,在此同时,对视频质量的要求也在不断提高。视频数量的急剧增加以及视频质量需求的提高,使得视频存储以及传输的数据量急剧增大,但是网络带宽以及存储空间是有限的,因此实现视频的高效存储和传输成为实时视频处理的一个关键问题。通过H.264技术的高压缩率,极大减小了视频的存储和传输过程中占用的资源,但是,其高压缩比是通过大量的运算获得的,会增加系统的运行时间。现在,FPGA技术的快速发展为实时视频处理提供了良好的解决办法。FPGA等硬件平台高速并行化的特点,以及廉价和具有丰富逻辑资源的新型FPGA器件的出现,为视频压缩的并行化处理提供了良好的条件。论文首先研究了H.264视频编解码标准及其编码原理,重点分析了编码层实现的主要技术以及影响编码效率的关键因素,对本文所要研究及实现的算法原理及实现方法进行了重点介绍,明确了设计过程中所要解决算法中的关键问题。然后阐述了基于FPGA平台设计的一般方法及handel-c并行化硬件语言,基于该语言相对于传统语言具有实现快速、代码简洁以及适合软件工程师使用的特点,提出了使用该语言的H.264帧内编码设计方法。其次,根据H.264编码层帧内预测内部结构及工作原理,分析了帧内算法及设计流程,设计了帧内预测算法整体的硬件化结构及功能模块接口。随后采用handel-c设计语言对H.264帧内编码各个主要功能模块进行了详细设计,完成了16×16分块、4×4分块、8×8分块下的帧内各种模式预测和整数变换、量化等模块的设计实现,并将各模块整合以实现模式选择,完成了编码算法中预测、重构以及模式选择等过程。建立设计模块的波形仿真文件,对所设计模块进行功能仿真。同时,在设计中充分利用handel-c的语句并行化,提高了算法的执行效率。最后对所设计的功能模块进行了模块综合以及仿真验证。经实验结果分析,使用handel-c可以进行FPGA平台上的H.264算法设计以及实现并可以取得良好的运算性能,验证了该语言在FPGA平台上实现视频压缩部分算法硬件化的可行性。论文工作对以后其他基于handel-c高级语言的算法硬化设计以及视频算法的并行设计具有借鉴意义。

关键词： H.264 FPGA handel-c 预测模式选择

基于handel-c的图像压缩算法硬件化研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于Handel-C的图像压缩算法硬件化研究

作者：王嘉玮西安电子科技大学

学位级别：硕士

随着多媒体技术的高速发展，越来越多的复杂算法，包括图像处理算法，图像压缩算法等用软件来执行已经不能满足实时系统对于算法执行效率和速度的要求。因而，算法的硬件化越来越受到重视，使用FPGA来进行复杂算法的硬件化已经成为研究... 详细信息

随着多媒体技术的高速发展，越来越多的复杂算法，包括图像处理算法，图像压缩算法等用软件来执行已经不能满足实时系统对于算法执行效率和速度的要求。因而，算法的硬件化越来越受到重视，使用FPGA来进行复杂算法的硬件化已经成为研究的热点。本论文主要研究基于handel-c的算法硬件化技术，并用该技术完成了静止图像压缩算法的JPEG设计，并在FPGA开发板上进行了静止图像压缩算法的验证。论文从一般算法硬件化技术入手，分析并对比了传统算法硬件化与基于handel-c算法硬件化技术的差异，给出了基于handel-c算法硬件化的设计流程。分析了JPEG算法的原理，完成了基于handel-c的JPEG算法硬件化设计。对JPEG算法中的DcT以及IDcT和熵编码部分做了优化处理，提高了静止图像压缩系统的性能以及处理的速度。最后以Altera公司的DE2开发板作为验证平台，分别以一幅512*512的灰度图像和一幅533*400的彩色图像为例，完成了JPEG算法在FPGA上的实现和验证。本论文通过设计JPEG算法的硬件实现，证明了使用handel-c进行算法硬件化设计的可行性与正确性，并在硬件资源足够的情况下，改进算法的结构，有效地实现了算法的并行性。该论文对于复杂算法硬件化研究做了探索，对于今后用FPGA实现视频实时处理有一定的参考作用。

关键词： FPGA JPEG 算法硬件化 handel-c

基于handel-c的PcNN模型研究及应用

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

硅谷 2010年第8期 68-69页

作者：马志荣吴坚孙富康安徽农业大学安徽建筑工业学院

脉冲耦合神经网络(PcNN)理论是基于哺乳动物视觉皮层视觉神经细胞活动而产生的一种神经网络理论,在图像处理、语音识别领域有着广泛的应用。将描述在Xilinx公司的FPGA开发平台上应用handel-c语言实现脉冲耦合神经网络(PcNN)模型的设计... 详细信息

脉冲耦合神经网络(PcNN)理论是基于哺乳动物视觉皮层视觉神经细胞活动而产生的一种神经网络理论,在图像处理、语音识别领域有着广泛的应用。将描述在Xilinx公司的FPGA开发平台上应用handel-c语言实现脉冲耦合神经网络(PcNN)模型的设计方案。同时,还将介绍应用该方法来实现图像预处理的过程。

关键词： PcNN handel-c FPGA 图像处理

基于handel-c的FPGA直流电机比例微分控制器设计

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

齐齐哈尔大学学报（自然科学版） 2008年第6期24卷 22-24,27页

作者：刘丽炜张喜和宋鸿飞吴云长春理工大学理学院长春130022 长春理工大学光电工程学院长春130022

应用定点数计算在handel-c语言中,实现了在Xilinx公司的现场可编程门阵列(FPGA)芯片上的直流伺服电机角度位置控制的比例微分(PI)控制器。PI控制器大约占用了FPGA virtex v1000整个容量的1%,其最大时钟频率为4.6 MHz。通过设计对现场可... 详细信息

应用定点数计算在handel-c语言中,实现了在Xilinx公司的现场可编程门阵列(FPGA)芯片上的直流伺服电机角度位置控制的比例微分(PI)控制器。PI控制器大约占用了FPGA virtex v1000整个容量的1%,其最大时钟频率为4.6 MHz。通过设计对现场可编程门阵列在数字控制应用软件中的性能做出了评估。实验和仿真表明,对于一些常规数字控制应用软件来说,现场可编程门阵列具有足够强大的计算能力。

关键词： handel-c FPGA 数字PI控制

利用handel-c和VHDL语言设计FPGA应用

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

利用Handel-C和VHDL语言设计FPGA应用