检索结果-南通市图书馆

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

dsp处理器单粒子翻转率测试系统的研制

半导体技术 2019年第1期44卷 73-79页

作者：雷志军蒋炯炜郭刚薛海卫雷志广中国电子科技集团公司第五十八研究所江苏无锡214000 中国原子能科学研究院北京100000 兰州空间技术物理研究所兰州730000

航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽... 详细信息

航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(dsp)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。

关键词： dsp处理器单粒子效应(SEE) 测试系统抗辐照单粒子翻转率现场可编程门阵列(FPGA)

基于JTAG的dsp处理器嵌入式调试接口设计

在线全文

学校读者我要写书评

暂无评论

计算机工程 2005年第1期31卷 228-230页

作者：吴皓刘鹏浙江大学信息与电子工程学系杭州310027

介绍了基于IEEE1149.1 JTAG协议的dsp处理器嵌入式调试接口的设计。从该接口的整体结构框图到详细设计,进行了详细的阐述。该接口成功地应用于32bits dsp处理器MD32中,通过了FPGA验证和仿真验证,证明了其设计的正确性,具有很好的参考价值。

关键词：接口设计嵌入式 dsp处理器 JTAG 详细设计 IEEE1149.1 正确性 FPGA验证仿真验证 MD

在线全文

学校读者我要写书评

暂无评论

dsp处理器和通用处理器的比较

计算机科学 2005年第3期32卷 166-168,206页

作者：岳虹沈立戴葵王志英国防科学技术大学计算机学院长沙410073

随着嵌入式系统的广泛应用,其应用程序的功能变得越来越强大和复杂,从而要求嵌入式处理器系统既能有效支持运算密集型的应用,又能有效支持控制密集型的应用。数字信号处理器(dsps)能够有效进行运算密集型的实时计算;另一方面,通用微处理... 详细信息

随着嵌入式系统的广泛应用,其应用程序的功能变得越来越强大和复杂,从而要求嵌入式处理器系统既能有效支持运算密集型的应用,又能有效支持控制密集型的应用。数字信号处理器(dsps)能够有效进行运算密集型的实时计算;另一方面,通用微处理器(GPPs)则对控制密集型的应用提供有效的支持。本文从dsp处理器和通用微处理器的功能出发,讨论了两者在指令集、体系结构及存储器结构等方面的异同,同时对两者的性能也进行了评测和比较。结果表明,dsp处理器和通用微处理器都很难同时高效支持运算密集型的应用和控制密集型的应用。将两者体系结构进行融合,研究开发融合型高性能微处理器,是解决该问题的有效途。

关键词： dsp处理器通用处理器嵌入式系统运算密集型控制密集型指令集体系结构

在线全文

学校读者我要写书评

暂无评论

dsp处理器的功能测试

DSP处理器的功能测试

作者：刘洁复旦大学

学位级别：硕士

由于dsp处理器具有稳定性、可大规模集成、可重复性、可编程及易于自适应处理等特点,非常适合用于与数字信号处理有关的各个领域,如无线通信、语音识别、军事、图形／图像、工业控制、医疗、仪器仪表、家用电器等。业内相关人士预言：DS... 详细信息

由于dsp处理器具有稳定性、可大规模集成、可重复性、可编程及易于自适应处理等特点,非常适合用于与数字信号处理有关的各个领域,如无线通信、语音识别、军事、图形／图像、工业控制、医疗、仪器仪表、家用电器等。业内相关人士预言：dsp将成为未来集成电路领域发展最快的产品。市场的需求产生了一大批dsp芯片的研发、生产、应用企业。为了保证dsp芯片能够长期可靠的工作,就必须对其进行有效的测试。集成电路的测试方法有很多,选择一种低成本、高效率、高故障覆盖率的测试方法是本文研究的重点。集成电路设计进入深亚微米阶段后,电路复杂度以及速度不断提高,芯片测试（主要包括验证测试和制造测试）正面临着巨大的挑战,传统的使用自动测试设备（Automatic Test Equipment, ATE）的测试方法越来越困难。为了提高测试质量和降低测试成本,各种可测性设计方法开始广泛使用,其中逻辑内建自测试（LBIST）方法已经被证明为大规模集成电路测试的有效测试方法。虽然LBIST不用使用自动测试设备ATE,但使用LBIST方法测试集成电路时不仅需要修改电路设计,还会增加硬件测试电路,对于复杂的处理器来说,使用LBIST时必须插入测试点才能获得满足要求的故障覆盖率。这些缺点不仅会使得处理器的设计过于复杂,还会影响产品的上市时间以及电路的性能。这时出现的基于软件的自测试方法（SBST）逐渐吸引了人们的目光,它不仅不需要使用自动测试设备,也不需要修改电路设计,而且不会增加硬件测试电路以及影响到电路的性能。本文重点研究SBST。讲述了SBST的概念和分类。SBST的测试方法大致可以分为三大类。第一类为使用随机指令和／或操作数的SBST测试方法。这类方法的一个共同特点是几乎完全使用随机的指令序列和／或操作数。第二类为结构化的SBST方法。这类方法的特点是使用确定的指令序列和操作数。第三类为混合SBST测试方法。这类方法是将前两类方法结合起来而形成的测试方法。然后举例介绍了各种测试方法,以及SBST测试方法与其它测试方法的比较。最后文本以ADI公司的Adsp2181为例,在简单介绍该芯片的结构与特点之后,对该芯片进行了功能测试。对该芯片的各个功能进行了验证以及对芯片进行了故障覆盖率分析。通过功能仿真得知芯片的功能是正确的。再使用Verifault-XL工具对芯片进行故障模拟,得到故障覆盖率。其中ALU的故障覆盖率为90.4%,MAC为85.6%,移位器为85.3%,数据地址发生器为58.9%。

关键词： dsp处理器功能测试 SBST 故障覆盖率

一种面向64位dsp处理器的可重构ALU研究及设计

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

微电子学与计算机 2015年第10期32卷 1-6页

作者：高向强冯春阳闫鑫杨靓曹辉西安微电子技术研究所陕西西安710065

研究并实现了一种面向64位dsp处理器的可重构ALU,该ALU由4×4阵列的计算单元通过交叉开关互联构成,并支持32/64位定点数基本类型计算和可重构类型计算,32/40/64位浮点数基本类型计算和可重构类型计算.设计中采用复用64定点乘法器、64位... 详细信息

研究并实现了一种面向64位dsp处理器的可重构ALU,该ALU由4×4阵列的计算单元通过交叉开关互联构成,并支持32/64位定点数基本类型计算和可重构类型计算,32/40/64位浮点数基本类型计算和可重构类型计算.设计中采用复用64定点乘法器、64位左移/右移移位器等电路资源、统一定/浮点译码及计算模型等方法有效地降低了电路资源和设计复杂度.利用型号为xc6vsx315t-1ff1759的FPGA进行综合实现时,可重构ALU占用硬件资源为15 347个LUTs,时钟频率达到100 MHz.

关键词： dsp处理器可重构计算计算单元 ALU

在线全文

学校读者我要写书评

暂无评论

嵌入式可重构dsp处理器的指令译码器设计

微电子学与计算机 2004年第7期21卷 91-94,146页

作者：韩亮陈杰陈晓东中国科学院微电子研究所北京100029

在对我们研发的代号为CoStar的嵌入式可重构32位dsp(DigitalSignalProcessing)处理器的结构作简要介绍的基础上,着重阐述了其指令译码器的设计。文章的重点放在我们提出的一些新颖的设计思想上:为支持CoStar的复杂流水线、SIMD(SingleIn... 详细信息

在对我们研发的代号为CoStar的嵌入式可重构32位dsp(DigitalSignalProcessing)处理器的结构作简要介绍的基础上,着重阐述了其指令译码器的设计。文章的重点放在我们提出的一些新颖的设计思想上:为支持CoStar的复杂流水线、SIMD(SingleInstructionstreamoverMultipleDatastreams)和可重构而采用的相对集中的分布式译码、多模式指令复用等技术;为降低译码器的面积和功耗而采用的嵌套式的分类译码、类型合并、译码预判、信号合并等技术。

关键词： dsp处理器指令译码器分布式译码分类译码

dsp处理器XINTF接口与液晶并口的兼容通信设计

在线全文

学校读者我要写书评

暂无评论

西安工程大学学报 2016年第3期30卷 306-311页

作者：王一丁魏忠义董毅西安工程大学电子信息学院陕西西安710048

为解决实际中常利用的dsp的I/O口模拟并口的方法解决与该类液晶的并口通信兼容问题中存在的程序效率较低、占用端口硬件资源多且无法复用等问题,提出利用逻辑门电路或可编程逻辑器件编程实现XINTF接口产生与液晶并口匹配时序达到两者之... 详细信息

为解决实际中常利用的dsp的I/O口模拟并口的方法解决与该类液晶的并口通信兼容问题中存在的程序效率较低、占用端口硬件资源多且无法复用等问题,提出利用逻辑门电路或可编程逻辑器件编程实现XINTF接口产生与液晶并口匹配时序达到两者之间的兼容通信.通过逻辑分析仪观察改进后获得时序和所需时序的匹配程度以及dsp处理器与液晶并口的真实通信系统实现规定通信内容.实验结果证实了该方案的正确性、可行性和灵活性.

关键词： XINTF接口 dsp处理器液晶并口兼容通信组合逻辑时序

在线全文

学校读者我要写书评

暂无评论

在dsp处理器上并行实现ATR算法

电子技术应用 2003年第7期29卷 8-10页

作者：马君国王远模常华俊付强长沙国防科技大学ATR实验室 410073

介绍了由dsp芯片构成的多处理器并行系统的结构和性能以及在多处理器并行系统上并行实现ATR算法需要考虑的主要问题,着重研究了在指令级并行dsp处理器上实现ATR算法的并行化软件开发方法,对ATR算法的实用化和工程化具有重要的参考价值。

关键词： dsp处理器 ATR算法数字信号处理器自动目标识别并行算法软件设计

Flash IP核在dsp处理器中的嵌入式应用

在线全文

学校读者我要写书评

暂无评论

Flash IP核在DSP处理器中的嵌入式应用

作者：黄雯华湘潭大学

学位级别：硕士

随着集成电路制造工艺的发展,器件尺寸越来越小,dsp处理器的设计复杂度,数据处理能力和工作频率不断提升。Flash作为一种非易失性存储器,以其掉电状况下仍然能保存已储数据的特点而被越来越重视,Flash IP在嵌入式系统芯片（SOC）中得到... 详细信息

随着集成电路制造工艺的发展,器件尺寸越来越小,dsp处理器的设计复杂度,数据处理能力和工作频率不断提升。Flash作为一种非易失性存储器,以其掉电状况下仍然能保存已储数据的特点而被越来越重视,Flash IP在嵌入式系统芯片（SOC）中得到广泛应用。数字信号处理器（dsp）因为拥有强大的数字处理能力而被广泛应用于通信、军事、医疗、家电等各个领域,传统应用中,dsp的应用程序由片外固态存储加载或者通过Flash等非易失存储加载,存在系统复杂度高,数据带宽受限,系统功耗大等不足。采用嵌入式Flash工艺实现Flash IP在dsp中的嵌入式设计,可大大简化dsp外围设计,提高数据存取带宽,降低系统功耗,为应用工程师进行产品的软硬件设计提供更大的灵活性。Flash存储电路与传统的cache逻辑电路存在很大的区别,为保证在传统的CMOS工艺上实现Flash IP与嵌入应用,需要专门设计Flash存储器与系统的接口电路,用于实现Flash存储口相关的编程、擦除、校验等功能。以及解决低速Flash储存器与高速SRAM存储器之间的带宽与速度匹配问题。对于嵌入式Flash存储器来说,其功耗高低、读写速度的快慢、以及系统兼容性等等性能决定了嵌入质量的高低,本文从低功耗、高读写速度以及良好的系统兼容性等方面出发,提出Flash IP核在dsp处理器中的嵌入式应用方案。本文首先介绍了Flash IP核的工作原理以及存储结构,针对其特点从FLASH IP核与dsp的硬件接口设计、应用程序接口设计以及仿真验证等方面来介绍FLASH IP核在dsp处理器中的嵌入式应用方案。

关键词： FLASH IP核 dsp处理器嵌入式系统