检索结果-南通市图书馆

作者：石珞家兰州大学

学位级别：硕士

MIPI（Mobile Industry Processor Interface）标准化接口协议作为视频图像传输领域的主流协议得到大量应用,当前绝大多数的中高端的移动端显示器和摄像头都使用MIPI C-phy或者MIPI d-phy接口。随着移动端设备的视频图像需求的激增,对... 详细信息

MIPI（Mobile Industry Processor Interface）标准化接口协议作为视频图像传输领域的主流协议得到大量应用,当前绝大多数的中高端的移动端显示器和摄像头都使用MIPI C-phy或者MIPI d-phy接口。随着移动端设备的视频图像需求的激增,对高速接口提出了更高的要求,而之前的MIPI C-phy和MIPI d-phy接口芯片无法满足更高的带宽需求,因此需要研发更好性能,更高传输速率的MIPI C-phy和MIPI d-phy接口芯片。以MIPI C-phy芯片和MIPI d-phy芯片技术为基础的汽车电子领域的MIPI A-phy芯片技术成为热点,合并化C-phy和d-phy协议的芯片越来越流行,这些都带来了同时研发更高性能的MIPI C-phy芯片和MIPI d-phy芯片的需求。本文主要设计完成了视频图像传输的高速接口MIPI d-phy发送芯片和MIPI C-phy接收芯片的数字电路部分,此前绝大多数MIPI d-phy和MIPI C-phy芯片设计论文研究和介绍芯片的数字部分不够系统化,本文的研究对此空缺做出了深入的探索和补充。MIPI d-phy发送芯片采用MIPI d-phy v2.5协议版本,最大支持4个数据通道和一个时钟通道进行并行传输,使用使能切换状态转化的方式,根据状态提供相对应的信号给模拟部分,芯片总体使用状态机联动控制,支持的工作状态主要有上电保护、去偏斜模式、高速发送、低速发送、翻转后低速接收。MIPI C-phy接收芯片是遵守MIPI C-phy v2.0的协议版本,支持4个数据通道,采用流水设计的方式对高低速的接收信号进行处理,充分利用了内嵌时钟的优势进行采样,芯片使用使能命令切换来实现状态转化,支持高速接收和低功耗接收功能。芯片设计方案层面的创新点包括:MIPI d-phy发送芯片总体采用状态机联动控制的方式;使用了寄存器配置各状态阶段持续时间的方式增加兼容性;使用低速时钟配置高速阶段的状态持续时间的方式节省功耗。MIPI C-phy接收芯片使用了流水设计的方式;采用外接时钟驱动使能切换状态机,从而控制状态切换;直接使用随路时钟作为数据采集时钟;同样使用了寄存器配置阶段持续时间的方式;支持自动进行两拍之内的同步码和数据偏移矫正。本文详细叙述了芯片的数字前端设计流程。设计使用Verilog HdL语言,MIPI C-phy芯片和MIPI d-phy芯片都是数模混合芯片,当进行数字仿真时,将芯片模拟部分转化为数字仿真模型进行连接。MIPI d-phy发送端芯片的验证方案采用和d-phy接收端芯片相连比对的方式,方便快捷,验证过程中产生了符合协议的接口信号仿真图。MIPI C-phy接收端芯片采用UVM验证平台进行验证,使用双重对比的方式增加可靠性,列出了详细的功能点,最终得到98.07%的代码覆盖率。芯片进行dC综合时采用了以往相关论文没有使用过的TSMC的6 nm标准工艺库,取得了更好的性能、面积、功耗指标。MIPI d-phy发送端芯片单通道最大达到5.0 Gbps的最大带宽,MIPI d-phy发送端芯片的数字部分排除布线的综合面积为733.17μm,功耗为193.27μW。MIPI C-phy接收端芯片最快达到4.0 Gsps的传输速率,MIPI C-phy接收端芯片的数字部分排除布线的综合面积为532.47μm,功耗为408.70μW。

关键词： MIPI d-phy C-phy 高速接口数模混合芯片设计

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于MIPI规范的从端d-phy数字电路设计

引用

电子技术应用 2021年第11期47卷 33-38页

作者：张自豪赵建中周玉梅中国科学院微电子研究所北京100029 中国科学院大学北京100049

基于MIPI d-phy v1.1规范,提出了一种从端d-phy数字电路设计,该从端d-phy采用4通道实现。高速模式下,单通道数据传输速率最高支持1.5 Gb/s;低功耗模式下,通道0数据传输速率最高支持10 Mb/s。高速模式下,串行数据流的解串由模拟电路实现... 详细信息

基于MIPI d-phy v1.1规范,提出了一种从端d-phy数字电路设计,该从端d-phy采用4通道实现。高速模式下,单通道数据传输速率最高支持1.5 Gb/s;低功耗模式下,通道0数据传输速率最高支持10 Mb/s。高速模式下,串行数据流的解串由模拟电路实现,解串后数据的帧头同步检测由数字电路实现;d-phy引导码的检测以及低功耗模式下数据传输为异步通信,提出了一种异步时钟实现方式;采用SMIC 0.18μm CMOS工艺库进行综合,典型工艺角下,整体电路的面积为95061μm^2;整体功耗为4.291 mW,其中低功耗模式下功耗为231.3μW。

关键词： MIPI d-phy 高速模式低功耗模式异步时钟

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

A UHd MIPI CSI-2 image acquisition system based on FPGA

A UHD MIPI CSI-2 image acquisition system based on FPGA

引用

第40届中国控制会议

作者： Fuchun Liu Lei Wang Yang Yang College of Automation Science and Engineering The Key Laboratory of Autonomous Systems and Networked Control（ASNC） Ministry of Education South China University of Technology

With the development of information technology and the ultra high definition（UHd） video industry, the video’s resolution is continuously improving, from the standard definition（Sd） era to the high definition（Hd） era, and the UHd *** the field of biomedical engineering, the requirement of medical device endoscope for image resolution is higher and *** with the traditional Hd endoscope system, the UHd endoscope image acquisition system designed in this article uses FPGA（Field Programmable Gate Array） as the processing center. The image resolution is increased from 1920*1080 to 3840*2160. Our system designed a physical layer and protocol layer of MIPI CSI-2 interface that can support 30 frame per second. It proves that our image acquisition system is practical and stable for medical endoscope image acquisition systems and also suitable for ultra-high-definition image systems in other fields.

关键词： FPGA MIPI CSI-2 d-phy UHd image acquisition endoscope

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

移动产业处理器接口（MIPI）C-phy接收器芯片关键技术研究

移动产业处理器接口（MIPI）C-PHY接收器芯片关键技术研究

引用

作者：章雨一西安电子科技大学

学位级别：硕士

随着移动设备应用的兴起,MIPI联盟制定的一系列接口标准协议得到广泛应用,是整个产业标准化和模块化推进的基础。当前绝大部分显示驱动系统芯片都采用dphy协议MIPI接口,在移动设备的接口传输速率受限的情况下,为了满足更高分辨率和更高... 详细信息

随着移动设备应用的兴起,MIPI联盟制定的一系列接口标准协议得到广泛应用,是整个产业标准化和模块化推进的基础。当前绝大部分显示驱动系统芯片都采用dphy协议MIPI接口,在移动设备的接口传输速率受限的情况下,为了满足更高分辨率和更高刷新率的要求,只能通过并联更多的数据通道实现,这样无疑增加了面积和功耗。因此,具有更高数据传输效率的C-phy协议MIPI接口是未来的发展方向。论文主要设计研究一款MIPI接收器芯片模拟接收机,实现d-phy协议与C-phy协议在相同引脚上的兼容并可配置,包括高速接收器、低功耗系统电路、电源及偏置电路等。论文提出了一种接收通道电路的配置方式,可以实现在不改变芯片通道引脚的情况下兼容d-phy和C-phy模式,通过简单的配置即可实现两者的切换。论文详细讨论了连续时间线性均衡器(CTLE)的几种电路结构,采用源极负反馈的结构设计实现补偿增益可调节的高速前端接收电路。与传统的时钟数据恢复(CdR)方式不同,论文依据C-phy协议的特殊性提出一种结构简单的CdR电路结构,可以根据所接收到的数据对应产生各通道自身的时钟信号,并可根据传输环境灵活配置时钟占空比和时钟与数据的采样相位。为了满足时序约束避免出现竞争冒险,并且降低大量寄存器快速翻动带来的功耗,论文设计了一种串并转换电路结构,使得在处理1Gbps速率下的数据时,关键路径的寄存器仅需250MHz的时钟,大幅减少了高频下工作的寄存器数量并且减轻了时序压力。论文还设计了可灵活调节驱动能力并具备一定抗射频干扰能力的低功耗模式电路,以及可稳定为MIPI接收器提供电源的LdO电路及偏置电路。为了降低给数字电路提供时钟的锁相环的温度漂移,提高在整个工作温度范围内数字逻辑控制电路的时钟频率稳定性,论文设计实现了一种高阶温度补偿带隙基准电路,提供给锁相环和LdO电源电路作为低温漂参考电压使用。论文基于40nm标准CMOS工艺,完成了版图设计及流片测试。测试结果实现了所有模式的目标功能和设计指标,高速接收模式下单通道传输达到1.2Gsps的速率,多通道同时传输的情况下每通道达到1Gsps传输速率。各电路模块在设计中引入的针对关键性能参数的可配置调节档位也都体现出良好的适应调节能力。带隙基准的温漂系数在-40到125℃范围内达到了15-30ppm/℃。论文成果能满足当前高速显示数据传输的要求。

关键词： MIPI d-phy C-phy 均衡器 CdR 高阶温度补偿带隙基准

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：