检索结果-南通市图书馆

检索条件"主题词=BMC编解码"

共 1 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

详细简洁

排序：

基于TYPE＿C的USB＿PD协议物理层设计

基于TYPE＿C的USB＿PD协议物理层设计

引用

作者：朱超成东南大学

学位级别：硕士

自第三次工业革命爆发以来,锂电池储能的电子设备覆盖人们生活中的各个领域。各大厂商一方面增加电池容量和改进新能源电池材料以提高电池续航力能力,另一方面使用快速充电协议,使得电子设备支持高效率充电方式。其中,通用串行总线传输... 详细信息

自第三次工业革命爆发以来,锂电池储能的电子设备覆盖人们生活中的各个领域。各大厂商一方面增加电池容量和改进新能源电池材料以提高电池续航力能力,另一方面使用快速充电协议,使得电子设备支持高效率充电方式。其中,通用串行总线传输能量协议(Universal Serial Bus Power Delivery3.0,USB＿PD 3.0)因为兼容各种快充协议标准,有着广泛的市场应用前景。但是,USB＿PD3.0协议中双相符号编码(Biphase Mark Coding,bmc)、循环冗余检验码(Cyclic Redundancy Check 32,CRC32)算法和低功耗设计具有一定难点,这是USB＿PD3.0协议物理层的研究重点。本论文对适用于快速充电的USB＿PD 3.0协议物理层进行了研究与设计。首先,分析了USB＿PD 3.0快充协议物理层中bmc编码原理并分析其时序要求,设计bmc编码和解码方案,实现协议bmc编解码功能。其次,分析了USB＿PD 3.0快充协议的电路低功耗设计,采用了插入门控时钟的方法,降低了协议芯片的动态功耗;分析了USB＿PD 3.0快充协议中循环冗余校验算法,设计了CRC32校验电路时分复用方案,减少了算法电路的版图面积;分析了USB＿PD 3.0快充协议中物理层结构,设计了完整收发端物理层,实现了协议芯片的收发全双工功能。最后,基于现场可编程门阵列(Field-Programmable Gate Array,FPGA)平台进行了板级实物测试验证。仿真与测试结果表明,本文设计的USB＿PD 3.0协议物理层可以对协议数据进行正确bmc编解码、电能协商通信并通过可变DC/DC电路输出5 V、9 V、15 V和20 V的电压。采用CSMC 0.18μm CMOS工艺库进行后端设计,电路规模为10万门左右,电路动态功耗为2546μW,达到了设计指标要求。

关键词： USB_PD3.0 bmc编解码 CRC32校验 FPGA 可变DC/DC

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

全选清除本页清除全部题录导出标记到“检索档案”

共1页 << < 1 > >>

回到顶部

执行限定条件

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：