检索结果-南通市图书馆

基于3d-torus结构的点到点通信路由算法

引用

科技风 2009年第1X期 84-84,93页

作者：叶涛青海民族学院青海西宁810007

多计算机系统的性能很大程度上决定于点对点的通信代价,在多计算机系统中大都采用三维的torus网。当系统的通信量很高时,最短路径的选择是非常重要的。

关键词： 3d-torus 路由算法最短路径

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

HSRdN: High-Speed Router design for Various No C Topologies

引用

Chinese Journal of Electronics 2020年第2期29卷 281-290页

作者： E.Lakshmi Prasad M.N.Giri Prasad A.R.Reddy department of ECE JNTUACE department of RRC MITS

High-speed router design for network on chip(HSRdN) is proposed for controlling the traffic congestion and deadlocks. diagonal based nearest-path routing algorithm for No C(dNRAN) can mitigate the effect of latency by opting for the nearest-path to reach the destination in a network and HSRdN is part of dNRAN. When we analyze the performance of dNRAN for all proposed topologies, nearly 50% better in terms of latency reduction and high throughput over existing router architectures. The proposed topologies(2 d-mesh,2 d-Star mesh over regional mesh(SMo RM), 3 d-mesh,and 3 d-torus) are tested with various applications, viz,audio, video and so on. Here, we also tested with cryptography application for dNRAN. When we analyzed the performance of experimental results, exclusively in 2 d-SMo RM nearly 0.6 times latency get reduced, area expanded by 0.25 and 0.33 times throughput increase in 2 d-SMo RM compared with 3 d-mesh and 3 d-torus.Therefore, dNRAN showed an exclusive performance in 2 d-SMo RM compared with other two topologies.

关键词： Logic Network on chip(NoC) Virtual channels Latency Congestion Shortest path routing algorithm 3d-mesh 3d-torus

来源：

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

新一代高速互连网络容错技术研究

新一代高速互连网络容错技术研究

引用

作者：翦杰国防科学技术大学

学位级别：硕士

在高性能计算机系统的研制中，多核处理器速度的不断提升使得处理器间数据传输的瓶颈问题越来越突出。高频传输技术可以带来传输性能的提升，但也减小了部件级固有可靠性;同时，高性能计算机系统规模的不断扩大、系统高速互连网络组成... 详细信息

在高性能计算机系统的研制中，多核处理器速度的不断提升使得处理器间数据传输的瓶颈问题越来越突出。高频传输技术可以带来传输性能的提升，但也减小了部件级固有可靠性;同时，高性能计算机系统规模的不断扩大、系统高速互连网络组成部件的不断增加，使得系统级固有可靠性进一步降低，采用高效简洁的容错技术提升系统的可用性成为当前高速互连网络研究的重要课题。自成功研制TH-1A高性能计算机系统互连网络之后，课题组针对高性能系统的进一步研制需求和国内外发展趋势，研究了新一代高速互连网络的多项关键技术。基于以上背景，本文重点研究了高速互连网络容错技术，主要工作如下： 1、以当前主流的高性能计算机系统为实例，对互连网络的拓扑结构、路由算法、流控策略等技术进行了分析，总结了这些系统中所采用的相关容错技术。 2、面向新一代高速互连网络的路由器设计，提出了一种可支持自适应路由策略的微体系结构设计，具有支持多种拓扑结构与路由算法的特点。 3、面向新一代高速互连网络的网络结构设计，以3d-torus和全相连网络混合互连的高维互连网络拓扑结构为目标，提出了基于通道排序和基于逃离通道的两种自适应容错路由算法。 4、分析了InfiniBand网络管理协议，对新一代高速互连网络实现拓扑发现、路由计算、路径分发的相关算法和网络管理协议进行了研究。 5、以OMNeT++平台为基础，实现了相应的路由器结构、互连网络拓扑结构、容错路由算法以及子网管理协议，对系统进行行为级仿真和性能评价。

关键词：互连网络容错路由算法 3d-torus 全相连网络管理 OMNeT++

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

HPC混合型互连网络容错路由算法研究

HPC混合型互连网络容错路由算法研究

引用

第十六届计算机工程与工艺年会暨第二届微处理器技术论坛

作者：翦杰肖立权谢徐超国防科技大学计算机学院

内部高速互连网络作为大规模并行计算机系统的核心,在HPC的研制中至关重要,而容错技术随着HPC系统规模和复杂度的不断扩大也越来越受到重视。根据最新HPC内部互连网络的分类,以高维Mesh/torus结构为主,介绍了高维混合型内部互连网络的... 详细信息

内部高速互连网络作为大规模并行计算机系统的核心,在HPC的研制中至关重要,而容错技术随着HPC系统规模和复杂度的不断扩大也越来越受到重视。根据最新HPC内部互连网络的分类,以高维Mesh/torus结构为主,介绍了高维混合型内部互连网络的拓扑结构,和基于这种拓扑的主流容错路由算法。并介绍了全相连网络,提出了适用于此种网络的两种容错路由算法,给出了算法无死锁、无活锁的证明。通过对未来HPC内部互连网络拓扑结构发展的预测,提出了针对高维torus/Mesh结构与全相连拓扑结合的混合型结构的容错路由算法,并给出了解决混合算法死锁问题的策略。

关键词：内部互连网络 3d-torus 全相连网络容错路由算法死锁

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：