检索结果-南通市图书馆

高技术通讯 2015年第5期25卷 445-452页

作者：刘道福陈天石郭琦计算机体系结构国家重点实验室北京100190 中国科学院计算技术研究所北京100190 中国科学院研究生院北京100049

针对使用目录记录各共享缓存块在各核心的私有备份信息的多核和众核并行系统共享高速缓存一致性协议因使用目录造成性能下降的问题进行了研究。研究发现,实际应用的多核和众核系统可以不存储共享缓存块的共享信息,因为多核和众核系统大... 详细信息

针对使用目录记录各共享缓存块在各核心的私有备份信息的多核和众核并行系统共享高速缓存一致性协议因使用目录造成性能下降的问题进行了研究。研究发现,实际应用的多核和众核系统可以不存储共享缓存块的共享信息,因为多核和众核系统大都采用弱一致性协议,根据这种协议,某个核心的写操作不需要立即被其他核心观察到,可以延迟到下一个同步点观察到。基于这一发现,提出了一种不用记录共享信息的无目录的(DirectoryLess)共享高速缓存(Shared cache)一致性协议,简称DLS协议。该协议通过在同步点对不确定是否被其他核心更改的缓存块主动无效的方法,在不需要存储共享信息的目录的情况下来保证多核系统符合弱一致性。用并行程序测试集SPLASH-2对一个16核处理器进行了试验,试验结果表明,相比基于目录的MESI协议,DLS不仅可以完全消除目录及其电路面积,而且可平均提高11.08%的程序性能,减少28.83%的片上网络通讯,以及减少15.65%的功耗。而这一切,只需要改变处理器的设计,并不需要改变编程语言和编译器,因此,该协议无需更改或重新编译即可以兼容现有的代码。

关键词：存储一致性高速缓存一致性协议多核/众核系统弱一致性

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

面向非写分配高速缓存的一致性协议及实现

引用

浙江大学学报（工学版） 2015年第2期49卷 351-359页

作者：修思文黄凯余慜谢天艺葛海通严晓浪浙江大学超大规模集成电路研究所浙江杭州310027 杭州中天微系统有限公司浙江杭州310027

针对现有的高速缓存一致性协议应用在基于写回、非写分配缓存的多核处理器的缺点,提出一种新颖的基于写干涉的一致性协议,并加以硬件实现.采用写干涉协议,在处理器产生写缺失操作时,可以把数据直接写到系统中其他处理器有效的该高速缓... 详细信息

针对现有的高速缓存一致性协议应用在基于写回、非写分配缓存的多核处理器的缺点,提出一种新颖的基于写干涉的一致性协议,并加以硬件实现.采用写干涉协议,在处理器产生写缺失操作时,可以把数据直接写到系统中其他处理器有效的该高速缓存行中;支持"脏数据"的延迟回写和缓存间的数据拷贝;且系统中只要存在有效的被请求的缓存行就可以提供数据,避免不必要的共享存储器访问.实验结果表明,该文提出的写干涉协议与MOESI协议相比,显著减少了对共享存储器的访问,提高了整个系统性能,同时大幅降了低动态功耗.

关键词：非写分配多核处理器高速缓存一致性协议写干涉

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于国产CPU的并行冗余计算机系统研究

引用

计算机测量与控制 2017年第7期25卷 257-259页

作者：黄晨汪文明张义超岳玮北京宇航系统工程研究所北京100076

目前国家不断推进的国产自主可控信息系统建设,其核心国产计算机系统由于技术成熟度低、市场推广晚等原因,暴露出可靠性低、稳定性差的问题,直接导致系统功能无法成功应用;围绕国产化计算机系统的并行冗余架构开展研究,通过计算机系统... 详细信息

目前国家不断推进的国产自主可控信息系统建设,其核心国产计算机系统由于技术成熟度低、市场推广晚等原因,暴露出可靠性低、稳定性差的问题,直接导致系统功能无法成功应用;围绕国产化计算机系统的并行冗余架构开展研究,通过计算机系统架构的软硬件设计,以及高速缓存一致性架构、高速互联总线和三状态转换机制方法的应用,基于国产CPU并行冗余计算机系统,可以有效消除备份计算机系统进行当班切换时,存在的切换时间延时和切换过程数据丢失的问题;通过试验验证,该系统可以完成计算机系统中CPU处理器和功能桥片故障模式的容错处理,并保障信息数据的完整性和实时性,有效提高设备中计算机系统的工作可靠性与稳定性。

关键词：并行冗余计算机系统 HyperTransport总线高速缓存一致性协议

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于Simics的分布式一致性协议仿真

引用

计算机与现代化 2011年第9期 105-108页

作者：郑志硕郑存陆曹宏徙广东第二师范学院物理系广东广州510310 华南师范大学计算机学院广东广州510631 中南大学信息科学与工程学院湖南长沙410083

用于多种计算机系统和指令系统仿真的Virtutech Simics只提供一个简单的顺序扁平侦听式高速缓存一致性(Snoo-ping Cache Coherence Protocol)模型支持MESI协议,从而制约了可仿真的并行处理器个数。以下将基于目录的分布式高速缓存一致... 详细信息

用于多种计算机系统和指令系统仿真的Virtutech Simics只提供一个简单的顺序扁平侦听式高速缓存一致性(Snoo-ping Cache Coherence Protocol)模型支持MESI协议,从而制约了可仿真的并行处理器个数。以下将基于目录的分布式高速缓存一致性协议(Distributed Directory-based Cache Coherence Protocol)模型应用于Simics中并给出基于Simics的分布式一致性协议的仿真结果。这一结果证实分布式协议能降低事件总数,减少网络中的事件。本文提出一个简单的基于目录的分布式高速缓存一致性协议,从而解决制约Simics的可扩放性问题。

关键词：计算机系统仿真全系统仿真平台片上众核高速缓存一致性协议基于目录的高速缓存一致性协议

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

多核处理器的核级冗余容错技术

多核处理器的核级冗余容错技术

引用

第六届中国测试学术会议

作者：单书畅胡瑜李晓维中国科学院计算机系统结构重点实验室中国科学院计算技术研究所中国科学院研究生院

随着半导体工艺技术的不断进步,单个芯片上可集成的处理器核越来越多,处理器技术正逐步进入多核时代.然而,晶体管特征尺寸的不断减小以及阈值电压的不断降低,使得处理器的可靠性问题也日益严重.在多核环境中,如何有效地利用片上丰富的... 详细信息

随着半导体工艺技术的不断进步,单个芯片上可集成的处理器核越来越多,处理器技术正逐步进入多核时代.然而,晶体管特征尺寸的不断减小以及阈值电压的不断降低,使得处理器的可靠性问题也日益严重.在多核环境中,如何有效地利用片上丰富的硬件资源进行可靠性设计,成为当前体系结构设计的热点问题之一.本文分析了现有核级容错技术,并提出了一种基于高速缓存一致性协议的核级容错方案.

关键词：多核处理器可靠性容错设计高速缓存一致性协议

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：