检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

专题序言

数据与计算发展前沿 2024年第1期6卷 1-2页

作者：金钟中国科学院计算机网络信息中心北京100083

随着创新算力与新一代人工智能技术的发展,超算与人工智能的融合已成为驱动科技创新的关键力量,将长期为我国各行业转型升级和数字经济发展提供核心驱动力。近年来,中国超算通过国产先进计算架构、高性能多核处理器、高速互连网络、大... 详细信息

随着创新算力与新一代人工智能技术的发展,超算与人工智能的融合已成为驱动科技创新的关键力量,将长期为我国各行业转型升级和数字经济发展提供核心驱动力。近年来,中国超算通过国产先进计算架构、高性能多核处理器、高速互连网络、大规模存储等关键技术构建,在通用CPU计算能力、网络能力、存储能力以及应用服务能力等多方面实现倍增,用以支持高性能计算、AI大模型训练以及大数据分析各类应用模式。基于国产异构加速计算平台的计算资源,通过联合产业链上下游企业、高校、科研院所、重点用户单位等相关创新力量。

关键词：高性能计算人工智能技术大数据分析多核处理器大规模存储模型训练计算平台高速互连

在线全文

学校读者我要写书评

暂无评论

高速互连渐进式串扰故障激励测试模型研究

西安电子科技大学学报 2009年第2期36卷 314-321页

作者：尚玉玲李玉山西安电子科技大学电路机辅设计研究所陕西西安710071 桂林电子科技大学电子工程学院广西桂林541004

建立了高速互连系统几何结构的形式化描述,提出了串扰故障激励的主次因素原理、攻击生效原理和对称原理,深入研究了基于正交设计的主次因素分析及渐进式串扰故障激励测试模型.该模型在考虑了互连几何特征的基础上,采用了渐进式测试矢量... 详细信息

建立了高速互连系统几何结构的形式化描述,提出了串扰故障激励的主次因素原理、攻击生效原理和对称原理,深入研究了基于正交设计的主次因素分析及渐进式串扰故障激励测试模型.该模型在考虑了互连几何特征的基础上,采用了渐进式测试矢量生成及施加,对生成的测试矢量立即进行故障检测及判断,从而可以大大减少测试矢量数,并节省测试时间.最后进行了仿真验证.结果表明,该测试模型与现有的多跳变故障模型、半跳变故障模型相比,在保证故障覆盖率的情况下,紧凑性指标更小,测试时间更短,测试的故障类型更多,可以更加有效地进行非理想互连系统的串扰故障激励测试.

关键词：串扰测试模型高速互连正交设计

在线全文

学校读者我要写书评

暂无评论

基于SISL的过渡结构及高速互连技术研究

基于SISL的过渡结构及高速互连技术研究

作者：吴旭天津大学

学位级别：硕士

近年来,介质集成悬置线(Substrate Integrated Suspended Line,SISL)因其低损耗、低成本、自封装等特性在各种微波电路中得到了广泛的应用。为实现SISL与其他类型传输线的互连,并为各种SISL电路提供测试平台,基于SISL的过渡电路设计非... 详细信息

近年来,介质集成悬置线(Substrate Integrated Suspended Line,SISL)因其低损耗、低成本、自封装等特性在各种微波电路中得到了广泛的应用。为实现SISL与其他类型传输线的互连,并为各种SISL电路提供测试平台,基于SISL的过渡电路设计非常重要。随着集成电路技术向着更高速和更大规模迅速发展,芯片、电路间的高速互连技术成为了一个广受关注的课题,SISL低损耗、低色散的特点,使得其有望成为一种低成本高速互连平台。本文开展的主要工作如下:1、设计了一种SISL到悬置共面波导(Suspended Coplanar Waveguide,SCPW)的超宽带过渡电路。该设计基于多层印制电路板(Printed Circuit Board,PCB)工艺,使用低成本FR4介质。因为电路的各个部分均设计为悬置形式,过渡结构的带宽与之前相比大大提升了三倍。通过使用双层布线和介质切除,过渡电路的损耗进一步减小。实测结果表明,背靠背的过渡结构在dc到60 GHz频带范围内,回波损耗优于11.4 d B,插入损耗小于2.4 d B。2、设计了两种SISL的表贴式过渡电路。分别通过通孔和半壁孔耦合的方式,将SISL的信号从中间层过渡到顶层或者底层电路上。实测结果表明,该设计可以将26.5 GHz以下的SISL电路表贴到其他类型测试板上。3、研究了SISL的高速互连性能。对SISL的阻抗特性和损耗特性进行了分析,对SISL的衰减、色散、反射和振铃等信号完整性问题进行了仿真,仿真得到SISL在200 Gbit/s下的数据传输速率下,眼图性能良好,展现了SISL作为低成本高速互连解决方案的优势。

关键词：介质集成悬置线过渡电路超宽带表贴高速互连

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

网孔状地参考面上高速互连的信号完整性分析

电子学报 2006年第12期34卷 2218-2220页

作者：张华洪伟东南大学无线电工程系毫米波国家重点实验室江苏南京210096

本文主要基于实验研究,并结合三维全波电磁和电路系统仿真在频域和时域对高速多层PCB板中网孔状接地层或电源层上高速互连的信号完整性性能进行了测试和仿真分析,并对网孔状地参考面的周期性结构所呈现的频率带通(带阻)特性进行了理论分... 详细信息

本文主要基于实验研究,并结合三维全波电磁和电路系统仿真在频域和时域对高速多层PCB板中网孔状接地层或电源层上高速互连的信号完整性性能进行了测试和仿真分析,并对网孔状地参考面的周期性结构所呈现的频率带通(带阻)特性进行了理论分析.指出,参考面中的网孔会对跨越网孔的信号线传输特性产生较大扰动,甚至在信号频谱范围内产生局部的阻带,影响高速信号传播.最后,给出了网孔状地参考面高速互连的设计规则.

关键词：高速互连网孔状地参考面信号完整性周期性结构带通(带阻)特性

不完整地参考面对高速互连耦合及串扰的影响分析

在线全文

学校读者我要写书评

暂无评论

东南大学学报（自然科学版） 2005年第5期35卷 669-672页

作者：张华洪伟东南大学无线电工程系南京210096

为了研究非理想返回路径对耦合/串扰等信号完整性问题的影响,主要基于实验测试,并结合理论分析就不完整地参考面对高速互连线间耦合及具有共同返回路径的高速互连线间串扰的影响进行了理论和实验研究.实验结果表明:不完整地参考面的槽... 详细信息

为了研究非理想返回路径对耦合/串扰等信号完整性问题的影响,主要基于实验测试,并结合理论分析就不完整地参考面对高速互连线间耦合及具有共同返回路径的高速互连线间串扰的影响进行了理论和实验研究.实验结果表明:不完整地参考面的槽缝对微带线间耦合的影响至少增加了15dB;而在槽缝中设置旁路电容之后,线间耦合至少改善了15dB以上;不完整地参考面的槽缝使微带线间的串扰最多时增加了30dB.因此高速互连线要获得良好的信号品质,保持传输线特性阻抗的连续性(保持互连线下方的参考面连续),尽量缩短地参考面电流返回路径,避免共同的信号返回路径是关键.由此总结出降低不完整地参考面高速互连线间耦合及串扰的设计规则.

关键词：高速互连不完整地参考面信号完整性耦合串扰

高速互连总线结构中多平行传输线间的串扰分析与控制

在线全文

学校读者我要写书评

暂无评论

计算机应用研究 2013年第12期30卷 3729-3731,3734页

作者：张志伟陕西理工学院物理与电信工程学院陕西汉中723000

随着数字芯片和系统的时钟频率不断提高,串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响,分析了电信号传输时串扰产生的机理,采用信号完整性分析软件Hyperlynx,构建了三平行传输... 详细信息

随着数字芯片和系统的时钟频率不断提高,串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响,分析了电信号传输时串扰产生的机理,采用信号完整性分析软件Hyperlynx,构建了三平行传输线串扰模型和总线电路模型,研究了不同模型中控制多平行传输线间串扰噪声的方法。仿真验证结果表明,增加传输线间距、减小介质层厚度、进行端接匹配可以明显减小平行传输线间的串扰。最后提出了减小总线电路模型中抑制串扰噪声干扰的相应措施。

关键词：高速互连平行传输线串扰 Hyperlynx 总线结构信号完整性

基于基片集成波导互连的16进制正交振幅调制高速传输系统

在线全文

学校读者我要写书评

暂无评论

上海交通大学学报 2014年第10期48卷 1368-1371页

作者：沈利梅李晓春毛军发上海交通大学高速电子系统设计与电磁兼容研究教育部重点实验室上海200240

为了进一步提高数据的传输速率,采用16进制的正交振幅调制（16QAM）方式,设计实现了一种新颖的基于基片集成波导互连的高速数据传输系统.基片集成波导经设计加工和测试,其带宽为14-28GHz,通带内插损约为0.5dB;16QAM互连系统经先进系统... 详细信息

为了进一步提高数据的传输速率,采用16进制的正交振幅调制（16QAM）方式,设计实现了一种新颖的基于基片集成波导互连的高速数据传输系统.基片集成波导经设计加工和测试,其带宽为14-28GHz,通带内插损约为0.5dB;16QAM互连系统经先进系统设计（ADS）软件仿真验证,得到了清晰的眼图及星座图,最大传输速率可达到20Gb/s,是传统基片集成波导（SIW）互连系统的数据传输速率的4倍.因此,采用16QAM的SIW高速互连系统与传统的采用载波调制方式的SIW互连系统相比,可显著增加SIW的频带利用率,进而提高系统的数据传输速率.

关键词：基片集成波导 16进制正交振幅调制高速互连

高速互连信号完整性分析及最大失真算法的研究和应用

在线全文

学校读者我要写书评

暂无评论

高速互连信号完整性分析及最大失真算法的研究和应用

作者：刘媛西安电子科技大学

学位级别：硕士

随着时钟速率和数据传输速率的不断提升，在高速互连的设计过程中出现了很多不能忽略的信号完整性(Signal Integrity，SI)问题，怎样分析并解决这些SI问题，成为系统设计能否成功的关键。在高速互连设计的过程中计算和仿真是非常重要的... 详细信息

随着时钟速率和数据传输速率的不断提升，在高速互连的设计过程中出现了很多不能忽略的信号完整性(Signal Integrity，SI)问题，怎样分析并解决这些SI问题，成为系统设计能否成功的关键。在高速互连设计的过程中计算和仿真是非常重要的。眼图是评价系统性能的一个很重要的标准，若能够通过软件仿真得到最坏情况下的眼图，进而对各参数的阈值进行预测，并以此预测出系统性能所能到达的最坏情况，这对于系统的设计来说很重要。怎样获取最坏情况下的眼图，得到眼图的眼高、眼宽参数，以及此时的输入码型，是本课题研究的主要内容。本课题的主要目的是开发一款可以预测高速互连系统在参数设置一定的情况下所能达到的最坏的情况下的眼图和输入码型的仿真工具。这对于高速互连系统的设计有很大的指导意义。文中主要研究一种被称为最大失真分析（PeakDistortion Analysis，PDA）的方法，分析线性时不变系统在输入为单个脉冲时的输出响应上表现出的反射、损耗、码间干扰等SI问题，根据线性时不变系统的特性，预测出高速互连系统在参数设置一定的情况下所能达到的最坏情况的眼图和输入码型。本课题通过对Intel公司的DDR3数据的研究，并结合PDA方法的原理，用Matlab编程实现PDA算法，期望能提升DDR3的分析能力。对比不同码型激励下得到的眼图，证明了PDA仿真工具的正确性、可实施性和可适用性。

关键词：高速互连信号完整性最坏情况分析最大失真分析眼图

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高速互连系统中差分线的信号完整性分析

高速互连系统中差分线的信号完整性分析

作者：卜千西北工业大学

学位级别：硕士

在高速互连系统中,高速信号经过互连线时会产生延迟、反射、衰减、串扰、色散等信号完整性问题。如何在高速PCB设计过程中充分考虑信号完整性问题,并采取有效的控制措施,已成为高速互连系统设计成败的关键因素。本文主要的研究内容是基... 详细信息

在高速互连系统中,高速信号经过互连线时会产生延迟、反射、衰减、串扰、色散等信号完整性问题。如何在高速PCB设计过程中充分考虑信号完整性问题,并采取有效的控制措施,已成为高速互连系统设计成败的关键因素。本文主要的研究内容是基于电磁场理论对实际工程中遇到的信号完整性问题进行理论分析,并结合工程经验给出概况性结论,旨在为信号完整性工程师的设计提供参考和借鉴。首先,针对工程应用中经常遇到的因端口失配导致的信号完整性差这一实际问题,以二端口网络作为例子,定量给出端口归一化阻抗和S参数之间的关系,并结合工程经验,给出高速差分互连的通用端口标定方法。其次,针对在高速系统设计中遇到的共模电流如何产生的问题,以对称地差分传输线和非对称地差分传输线为研究对象,采用部分元等效电路提取(PEEC)算法,对两种传输线进行等效电路提取,利用CST分别对两种传输线进行场和路的仿真,并将路仿真结果与场仿真结果加以对比,证明算法的准确性,通过分析两种差分传输线线上的电流分布,给出如下结论:共模电流的产生源自不对称的参考平面,共模电流的辐射是高速互连中EMI的主要源泉。最后给出整套高速连接器的S参数,TDR,眼图,EMI仿真方案,旨在帮助信号完整性工程师完成高速系统的预设计,将潜在的信号完整性问题成功排除。

关键词：高速互连共模电流 PEEC 高速连接器