检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

部分重配置技术在卫星实时计算中的应用研究

部分重配置技术在卫星实时计算中的应用研究

作者：潘瑞哈尔滨工业大学

学位级别：硕士

卫星作为重要的航天器之一，在军事侦查、资源探测、信息传递等领域发挥着越来越重要的地位，国际竞争的激烈、国内需求的增加也对卫星的设计、功能提出了更高的需求。部分重配置技术是一种新兴的可重配置计算技术，它的出现满足了现代... 详细信息

卫星作为重要的航天器之一，在军事侦查、资源探测、信息传递等领域发挥着越来越重要的地位，国际竞争的激烈、国内需求的增加也对卫星的设计、功能提出了更高的需求。部分重配置技术是一种新兴的可重配置计算技术，它的出现满足了现代卫星发展的需求，通过对系统资源的分时复用，可以对卫星进行在轨的功能维护以及功能升级，在降低卫星体积、功耗、成本的同时，提高了卫星的资源利用率、功能密度和设计的灵活性。本文主要研究了部分重配置技术在卫星实时计算领域的应用，首先，文章研究了部分重配置技术，从重配置技术划分、部分重配置技术的优势、部分重配置的配置方法等方面进行研究，并对部分重配置的具体设计方法进行详细的分析，为部分重配置技术的应用提供了理论支持。然后，文章根据对卫星实时计算任务的需求分析进行了数学建模，建立了卫星姿态动力学模型和卫星姿态运动学模型，针对卫星不同状态下的控制需求分别采用了PD姿态控制算法和大角度姿态控制算法，从而搭建了完整的卫星实时计算任务的模型，并利用MATLAB对建立的模型进行了数学仿真。结合部分重配置技术，构建了基于FPGA的嵌入式系统，研究了微处理器MicroBlaze、AXI总线以及ICAP控制器的使用;将PD姿态控制算法和大角度姿态控制算法作为可重配置模块设计，利用FPGA实现，并进行了功能仿真和硬件协同仿真，并结合MATLAB的数学仿真进行了对比，其计算精度达到10-5rad。最后，文章构建了可重配置系统和实时仿真系统组成的卫星实时计算系统。在可重配置系统中搭建了硬件平台，进行了相应的软件开发，包括：定时器、ICAP以及串口接收和发送模块等，设计中采用了基于EAPR的部分重配置设计方法;在实时仿真系统中对卫星姿态动力学模型和姿态运动学模型添加RS232硬件接口，以满足测试需求。经过对部分重配置时间、卫星的计算性能以及硬件占用资源情况的测试，结果表明：卫星实时计算系统实现了部分重配置功能，重配置时间为36ms，能够在卫星500ms的控制周期内对卫星姿态进行有效的控制，且相比于未采用该技术的系统节省了约50%的硬件资源。

关键词：部分重配置卫星实时计算 FPGA EAPR ICAP

基于部分重配置的FPGA内嵌BRAM测试方法

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

复旦学报（自然科学版） 2016年第6期55卷 806-814页

作者：李圣华王健来金梅复旦大学专用集成电路与系统国家重点实验室上海201203

对于FPGA的内嵌BRAM资源的测试,传统的方法存在着故障覆盖率不够高,测试配置数目较多,以及测试时间较长的缺点.针对上述问题,本文提出了一种新的利用FPGA内嵌ICAP核进行片内自动部分重配置功能来实现对FPGA内嵌BRAM核的内建自测试方法,... 详细信息

对于FPGA的内嵌BRAM资源的测试,传统的方法存在着故障覆盖率不够高,测试配置数目较多,以及测试时间较长的缺点.针对上述问题,本文提出了一种新的利用FPGA内嵌ICAP核进行片内自动部分重配置功能来实现对FPGA内嵌BRAM核的内建自测试方法,且无需额外的外接存储单元.在已有方法的基础上提高了对写破坏故障、读破坏故障、干扰耦合故障、写破坏耦合故障、读破坏耦合故障以及BRAM初始化功能故障的覆盖,改进算法使程序执行周期数降低一半左右,同时将多个算法集成在同一个测试配置里来实现降低测试的完整配置数,从而降低测试时间.测试结果表明,该方法在故障覆盖率上可以达到100%,而且测试配置数可以降低至两个完整配置,其中每个完整配置里包含13个算法的片内自动部分重配置,实测得到总测试时间仅为131.216ms.

关键词：现场可编程门阵列块随机存储器内建自测试部分重配置 ICAP

基于FPGA部分重配置技术的SEU故障注入平台设计和实现

在线全文

学校读者我要写书评

暂无评论

基于FPGA部分重配置技术的SEU故障注入平台设计和实现

作者：韩瑞师天津大学

学位级别：硕士

由于兼具低成本、高密度、高性能和配置灵活等特点,SRAM型FPGA在航空航天、通信等领域应用广泛。相较于其他逻辑器件,SRAM型FPGA对空间高能粒子十分敏感,更容易发生单粒子翻转（Single Event Upset,SEU）。因此当应用于高可靠性要求的场... 详细信息

由于兼具低成本、高密度、高性能和配置灵活等特点,SRAM型FPGA在航空航天、通信等领域应用广泛。相较于其他逻辑器件,SRAM型FPGA对空间高能粒子十分敏感,更容易发生单粒子翻转（Single Event Upset,SEU）。因此当应用于高可靠性要求的场景,尤其是应用于航空航天等空间辐射环境中时,对SRAM型FPGA进行抗SEU测试评估很有必要。本文利用FPGA部分重配置技术和ICAP（Internal Configuration Access Port）总线,实现了一种基于Zynq 7000系列芯片的SEU故障注入测试平台。相较于其他故障注入方法,本文采用的方法与实际运行场景高度一致,不需要增加额外设备,时间开销小,同时还具有高可控性和高可观测性,可以对运行在SRAM型FPGA上的模块进行快速、低成本的SEU故障注入测试。本文首先介绍了通过ICAP总线对SRAM型FPGA进行SEU故障注入的原理,然后介绍了本文构建的SEU故障注入测试平台的结构和故障注入测试流程,最后使用上述平台对Viterbi译码器和采用LOG-MAP算法的Turbo译码器进行用户存储器（User Memory,UM）和配置存储器（Configuration Memory,CM）的故障注入测试。通过对Viterbi译码器和Turbo译码器的故障注入测试,充分验证了平台的有效性。同时,Viterbi译码器和Turbo译码器都是在无线通信领域应用广泛、具有容错纠错能力的译码器。因此针对两种译码器进行的SEU故障注入测试,可以准确评估译码器的抗SEU性能,同时对译码器容错方案设计有重要的指导意义。

关键词：单粒子翻转 SRAM型FPGA 故障注入部分重配置 Viterbi译码器 Turbo译码器

基于SEM IP和部分重配置的SRAM型FPGA单粒子故障注入

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

微电子学与计算机 2021年第8期38卷 8-12页

作者：王梦茹周珊薛盼盼孔璐王金波中国科学院大学北京100049 中国科学院空间应用工程与技术中心北京100094

SEM IP(Soft Error Mitigation软错误缓解核)是对SRAM FPGA设计进行单粒子故障注入的一种有效方法.然而由于目标设计与SEM IP部分随机布局布线在一块芯片上,导致进行故障注入时很有可能会打翻SEM IP所使用的配置寄存器而导致故障注入停... 详细信息

SEM IP(Soft Error Mitigation软错误缓解核)是对SRAM FPGA设计进行单粒子故障注入的一种有效方法.然而由于目标设计与SEM IP部分随机布局布线在一块芯片上,导致进行故障注入时很有可能会打翻SEM IP所使用的配置寄存器而导致故障注入停止工作,同时对于目标设计失效率统计不准确.为解决这一问题,基于SEM IP和部分重配置技术开发了一套单粒子故障注入原型系统用于单粒子故障注入实验.该方法将SEM IP和目标设计布局布线到芯片的不同区域,能够只对目标设计所在区域进行故障注入并且不中断目标设计运行,并且在发生不可纠正错误后对目标设计所在区域进行部分重新配置,配置数据更少,用时更短,系统故障的注入效率大大提高,提高对于目标设计软错误失效率估计的准确性.

关键词： SEM IP 部分重配置单粒子故障注入 SRAM型FPGA

让生物识别技术成为FPGA动态部分重配置功能的“杀手级”应用

在线全文

学校读者我要写书评

暂无评论

电子产品世界 2011年第1期18卷 60-63页

作者： Francisco Fons 西班牙塔拉戈纳洛维拉·依维尔基里大学

我们在本项工作中解决的问题是:证实部分重配置适用于基于生物识别特性的复杂个人识别算法的开发;运用二维设计抽象层对功能进行空间和时间的管理。

关键词：生物识别指纹识别 FPGA 部分重配置

Virtex-Ⅱ系列FPGA的回读与部分重配置

在线全文

学校读者我要写书评

暂无评论

现代电子技术 2012年第13期35卷 159-161页

作者：周秀娟叶荣润上海航天电子技术研究所上海201109

介绍了基于SRAM的Virtex-Ⅱ系列FPGA试验样板的系统功能,实现了对XQ2V3000FPGA的回读与部分重配置,并给出了JTAG接口下的时序,最后分析了试验的结果。结果表明,FPGA回读可以有效地检测FPGA是否发生了单粒子翻转,而部分重配置可以有效地... 详细信息

介绍了基于SRAM的Virtex-Ⅱ系列FPGA试验样板的系统功能,实现了对XQ2V3000FPGA的回读与部分重配置,并给出了JTAG接口下的时序,最后分析了试验的结果。结果表明,FPGA回读可以有效地检测FPGA是否发生了单粒子翻转,而部分重配置可以有效地降低FPGA发生翻转的累积效应,并修复系统功能。

关键词：单粒子翻转 FPGA回读部分重配置 JTAG

在线全文

学校读者我要写书评

暂无评论

FPGA逻辑资源重配置测试技术研究

固体电子学研究与进展 2011年第3期31卷 292-297页

作者：张惠国徐彦峰曹正州于大鑫于宗光常熟理工学院物理与电子工程学院江苏常熟215500 中国电子科技集团公司第58研究所江苏无锡214000

针对FPGA的逻辑资源测试,提出了一种内建自测试方法。测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板。在此基础上进一步利用FPGA的部分重配置性能优化BIST、测试过程,最终在统一的BIST测试框架下,采用相... 详细信息

针对FPGA的逻辑资源测试,提出了一种内建自测试方法。测试中逻辑资源划分为不同功能器件,对应各个功能器件设计了相应的BIST测试模板。在此基础上进一步利用FPGA的部分重配置性能优化BIST、测试过程,最终在统一的BIST测试框架下,采用相对较少的配置次数完成了逻辑资源固定故障的全覆盖测试。

关键词： FPGA测试逻辑资源内建自测试部分重配置

在线全文

学校读者我要写书评

暂无评论

图像处理算法IP核的异构验证框架

液晶与显示 2021年第7期36卷 1042-1050页

作者：赵陆文建平莫为陈仕睿李项河西安科技大学机械工程学院陕西西安710054 陕西科技控股集团有限责任公司陕西西安710000 西安西微智能科技有限公司陕西西安710000

图像处理算法IP核的验证是SoC和FPGA在机器视觉领域应用的关键。为了提高验证时效性,本文基于ARM+FPGA异构平台,联合上位机软件,针对图像处理算法IP核设计了一种兼具泛用型、实时性和敏捷性的验证框架。验证框架通过ARM处理器与上位机... 详细信息

图像处理算法IP核的验证是SoC和FPGA在机器视觉领域应用的关键。为了提高验证时效性,本文基于ARM+FPGA异构平台,联合上位机软件,针对图像处理算法IP核设计了一种兼具泛用型、实时性和敏捷性的验证框架。验证框架通过ARM处理器与上位机建立千兆以太网通信,实现测试激励和测试响应的实时传输,使用FPGA以兼容多类型不同分辨率的图像为目的构建数据总线,配置总线和处理模块,并结合部分重配置实现待验证算法IP核的快速迭代。实验结果表明验证框架对于以8,16,24 bit位深度图像为处理对象和结果的算法IP核具有可重用性,待验证IP核的部署速度相对全局重配置提高了25倍。与现有的FPGA验证技术相比,具有更好的可重用性,更短的验证周期,并且测试激励更具有针对性,待验证IP核的部署更加敏捷快速。

关键词： FPGA原型验证异构架构图像处理算法IP核部分重配置

SRAM型FPGA单粒子随机故障注入模拟与评估

在线全文

学校读者我要写书评

暂无评论

微电子学与计算机 2018年第7期35卷 23-27页

作者：潘雄邓威苑政国李安琪王磊北京航空航天大学光电技术研究所北京100083

在空间应用中,静态随机访问存储器(SRAM)型现场可编程门阵列(FPGA)电路会遭遇空间辐射环境单粒子效应(SEU)引起的逻辑位翻转错误.为了在设计过程中,快速对功能电路设计的容错防护能力进行评估,本文提出一种基于部分重配置技术的随机多... 详细信息

在空间应用中,静态随机访问存储器(SRAM)型现场可编程门阵列(FPGA)电路会遭遇空间辐射环境单粒子效应(SEU)引起的逻辑位翻转错误.为了在设计过程中,快速对功能电路设计的容错防护能力进行评估,本文提出一种基于部分重配置技术的随机多位故障注入和统计评估的方法,可计算出动态翻转截面.并搭建了一个故障注入系统,以六路移位寄存器作为功能电路进行了多种参数组合(重复次数和注入位数)的随机故障注入试验.实验数据与传统方法数据进行对比,证明本文所述方法的可行和准确性.

关键词：单粒子效应故障注入 SRAM型FPGA 部分重配置