检索结果-南通市图书馆

现代制造工程 2014年第2期 19-22页

作者：李奉香黄政武汉船舶职业技术学院武汉430050

通过运用SolidWorks软件对MAN B&W 5S60MC-C型柴油机进行虚拟装配、设计检查和运动仿真,研究了使用SolidWorks软件对大型船舶柴油机进行虚拟装配、设计检查及运动仿真的方法。

关键词：船舶柴油机 SolidWorks软件虚拟装配设计检查运动仿真

Vantage PDMS在石化装置管道布置设计检查中的应用

在线全文

学校读者我要写书评

暂无评论

石油化工设计 2008年第1期25卷 42-44,50页

作者：潘谨南京金凌石化工程设计有限公司江苏南京210033

文章主要探讨了Vantage PDMS运用在石化装置管道布置设计中时,如何根据设计要求和规定对管道设计进行检查,以达到提高设计效率和保证设计质量的目的。

关键词： Vantage PDMS 管道布置设计要求设计检查

PDS在石油化工装置管道布置设计检查中的应用

在线全文

学校读者我要写书评

暂无评论

广东化工 2015年第20期42卷 100-101页

作者：游静涛中石化宁波工程有限公司上海分公司工艺管道部上海200030

文章主要探讨了三维软件PDS运用于石油化工装置管道布置设计中,如何根据项目设计要求和规定对所进行管道设计进行模拟检查,以达到提高设计效率和保证设计质量为目的。

关键词： PDS 管道布置设计要求设计检查

在线全文

学校读者我要写书评

暂无评论

信息处理系统设计检查的改进

管理观察 1996年第7期 37-37页

作者：李斌

在线全文

学校读者我要写书评

暂无评论

商用车前保险杠的设计流程及检查

轻型汽车技术 2017年第10期 3-7页

作者：杨明铭梁素娟何淑珍南京汽车集团有限公司汽车工程研究院

前保险杠是商用车上较大的外覆盖件之一,作为一个独立的总成在整车上安装。它对车辆的安全防护、造型效果、空气动力性等有着较大的影响。本文讲解了商用车前保险杠的设计流程节点,各个节点需要完成的工作及输出物;同时,介绍了设计过程... 详细信息

前保险杠是商用车上较大的外覆盖件之一,作为一个独立的总成在整车上安装。它对车辆的安全防护、造型效果、空气动力性等有着较大的影响。本文讲解了商用车前保险杠的设计流程节点,各个节点需要完成的工作及输出物;同时,介绍了设计过程中常规的检查项目和内容,以及相关法规对设计因素的约束,为前保险杠的设计提供参考。

关键词：商用车前保险杠设计流程设计检查

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

基于知识的模具关联设计质量保证方法

锻压技术 2020年第5期45卷 171-175页

作者：赵昌葆高铁军沈阳航空航天大学航空宇航学院辽宁沈阳110136

关联设计实现了产品结构中具有几何关联关系的零件的自动更改,维护了零件之间更改的几何一致性,但无法保证关联更改后的设计质量。针对模具等结构复杂产品,提出一种关联设计方法,可将关联更改后的几何参数对模具设计质量的影响以检查知... 详细信息

关联设计实现了产品结构中具有几何关联关系的零件的自动更改,维护了零件之间更改的几何一致性,但无法保证关联更改后的设计质量。针对模具等结构复杂产品,提出一种关联设计方法,可将关联更改后的几何参数对模具设计质量的影响以检查知识的形式表示,在零件关联更改后,利用检查知识自动检查更改后的模具设计,以便及时做出调整,从而保证关联更改不破坏模具设计的内在合理性。阐述了模具设计中的零件关联类型和检查知识的表达方法,以及基于检查知识的关联设计过程,给出了拉深模关联设计更改实例。通过某冲压件制造企业拉深模具设计的应用情况,验证了方法的有效性。

关键词：模具设计关联设计几何参数检查知识设计质量设计检查关联关系

基于28nm LTE模块的逻辑综合及等价性验证

在线全文

学校读者我要写书评

暂无评论

基于28nm LTE模块的逻辑综合及等价性验证

作者：尚利霞西安电子科技大学

学位级别：硕士

随着IC产业的飞速发展,数字芯片设计对逻辑综合所得门级网表的性能及逻辑等价性验证效率的要求也越来越高,急需寻找合适的解决办法。基于28nm技术的工艺库,本文从一款数字芯片的LTE中选出了两个超大规模电路模块,系统比较其三种逻辑综... 详细信息

随着IC产业的飞速发展,数字芯片设计对逻辑综合所得门级网表的性能及逻辑等价性验证效率的要求也越来越高,急需寻找合适的解决办法。基于28nm技术的工艺库,本文从一款数字芯片的LTE中选出了两个超大规模电路模块,系统比较其三种逻辑综合方式及两种逻辑等价性验证方法,最终找到最优的逻辑综合方法——DCG和最优的等价性验证方式——Hierarchy,并将设计检查引入原有的综合过程,且通过对比两个模块所得的结果,验证了本文结果的正确性。首先,借助综合工具Design Compiler,针对其中一个超大规模电路模块,采用DCG、DCT、DC三种方法实现逻辑综合。系统比较三种方式所得门级网表的功耗、面积、时序违例三项性能,最终得出DCG这种逻辑综合方式所得门级网表的性能最好,是最优逻辑综合方法的结论。DCG逻辑综合方式能够为后端提供性能更好的门级网表,可降低整个芯片的设计成本及其功耗。其次,综合过程结束后,对设计和所得结果进行了设计检查。通过检查代码设计风险、面积性能、错误报告、警告提示等十六项内容,有效的降低了设计迭代周期,节省了错误反馈时间,同时避免了综合过程中可能出现的错误,为前端代码设计、芯片物理设计提供了可靠性保障。再次,依托逻辑等价性验证平台Conformal LEC,在RTL代码与门级网表之间,采用Hierarchy和Flatten两种方法执行逻辑等价性验证。综合比较两种方式占用CPU时间、占用Memory大小、调试耗时三项性能,最终得出Hierarchy逻辑等价性验证方法更优的结论。对Hierarchy而言,会将整个复杂的设计划分为各个小的层逻辑块,并按这些层次分别进行验证;而对Flatten来说,会将设计展平为一个统一的整体进行验证。最终分层式逻辑等价性验证方法以时间短、效率高等优势有效节约了验证时间,并且保证后端物理设计能够顺利地实现。最后,本文系统比较了LTE中另一超大规模电路模块,其DCG、DCT、DC三种逻辑综合方式及Hierarchy和Flatten两种逻辑等价性验证方式的结果。最终两模块所得结果相同,均证明DCG是最优的逻辑综合方法、Hierarchy是最优的等价性验证方式,从而验证了本文所得结果的正确性,使得本文的可靠性显著提高。

关键词：逻辑综合设计检查逻辑等价性验证门级网表分层展平