功率放大器是无线信号发射系统中的重要器件,但其自身存在非线性以及记忆特性,会导致发射信号频带产生扩展,使得信号在传输过程中产生失真,影响接收端对信号的接收。因此解决功放非线性问题是无线通信发射系统研究中的热点问题,而数字预失真技术以其数字化、自适应性强、集成化程度高等优势成为了功放非线性技术研究的重点。功率放大器按照有无记忆效应分为无记忆功放和有记忆功放两大类,在实际工程中有着不同的应用场合。因此,本文分别对无记忆类功放和记忆类功放展开了数字预失真算法的研究,旨在解决不同场合下,不同类型功放所产生的失真效应。本文运用了现有的非线性模型理论知识,结合了信号处理领域相关的自适应滤波技术,围绕数字预失真器设计这一主题,具体开展了如下研究工作:1.针对无记忆类功放,研究了一种基于RASCAL(Rotate and Scale)算法的数字预失真器,仿真分析了该预失真器对功放静态失真的校正效果。在此基础,结合了分段线性插值的理论知识,提出设计了一种基于改进RASCAL算法的数字预失真器。通过仿真的手段,从图形、性能指标等多个方面验证改进后的数字预失真器对功放有着更好的线性化效果。仿真结果表明,改进后的RASCAL算法较传统RASCAL算法,有着更快的收敛速度,并且校正后的误差更小。2.针对有记忆类功放,深入研究了一种间接学习结构的基于记忆多项模型的数字预失真器。介绍了幅度差相关函数法,解决了硬件实现过程中电路延时的问题,通过仿真,验证了该方法的有效性。并且分别仿真了基于奇数阶记忆多项式模型的数字预失真器和基于奇偶阶记忆多项式模型的数字预失真器,从图形、性能指标等多个方面,分析各自对有记忆功放记忆非线性的校正效果,比较偶数阶模型系数对预失真效果的影响。仿真结果表明,奇偶阶记忆多项式模型相较于奇阶记忆多项式模型,对宽带信号频谱展宽的校正能力,提升了3dB以上。3.针对设计的基于记忆多项式模型的数字预失真器,利用FPGA进行了硬件实现。介绍了基于FPGA的硬件平台以及硬件实验环境的搭建。从FPGA逻辑层面,详细介绍了数字预失真器的实现方案,并且通过软硬件结合的方式对设计的数字预失真器进行了实验验证。实验中对中心频率为2.7GHz,带宽为12MHz的QPSK调制信号经预失真处理后再通过型号为ZRL 3500+功放,输出信号较未处理信号EVM值下降了约33个百分点,ACPR值下降了约25dB。
科技跨越式发展的同时,对无线通信技术的要求也越来越严格。信号高质量传输的前提是无线通信系统必须具有较高的数据传输速率、丰富频谱资源。然而,射频功率放大器的记忆效应与非线性特性会引起传输信号带外频谱扩展,降低了频谱资源利用率,非线性失真程度越大,频谱利用率越低,通信质量越差。线性化技术是当代通信系统校正功率放大器非线性的常用方法。众多方法中,由于数字预失真(DPD)易实现、代价低、效果明显成为最流行的线性化技术。本文主要研究的是数字预失真辨识算法,降低数字预失真技术的实现复杂度、提升性能。针对传统递归最小二乘法(RLS)跟踪能力差这一问题,提出了一种变遗忘因子NVFFRLS数字预失真辨识算法,结合间接学习结构与记忆多项式预失真器模型(MP)进行仿真实验,仿真结果表明,NVFFRLS算法较传统的RLS算法,估计误差收敛速度更快、误差值更小,线性化效果更好,基于NVFFRLS算法的预失真系统的ACPR最大改善了2.46d B、EVM值最大改善了0.9258%。传统RLS算法凭借其优越的收敛速度被广泛用作数字预失真辨识算法,然而其算术复杂度达到O(N)(N是系统规模大小),给硬件实现带来了挑战,并且引入变遗忘因子的众多算法也只会增加硬件实现难度。因此,本文提出使用复杂度较低收敛速度比RLS算法略低的DCDRLS算法辨识数字预失真器参数,其中DCDRLS算法的复杂度为O(N)级别。同理,在DCDRLS算法的基础上再次引入变遗忘因子,提出一种的低复杂度的VFFDCDRLS数字预失真辨识算法并进行实验仿真。仿真结果表明,在相同的成功迭代次数下,较DCDRLS算法,该算法的数字预失真建模精度更高,线性化效果更好,抑制信号带外频谱扩展的能力更强,成功迭代次数位于50-150时,上下边带的ACPR值最大降低了4d B左右。成功迭代次数为200时,VFFDCDRLS算法的性能指标最接近RLS算法,且较DCDRLS算法上下边带ACPR分别降低了1.64d B与1.37 d B,NMSE值降低了1.98 d B。在节约存储资源和算数逻辑资源的前提下,设计了基于FPGA矩阵、向量乘法模块、延时对齐模块、复数乘法模块、最大值定位模块,利用关键模块搭建了基于DCDRLS算法的基带数字预失真器顶层模块,整个设计过程仅占用了13%的逻辑寄存器资源,为以后优化DPD提供了存储资源支持。
暂无评论