检索结果-南通市图书馆

轻掺杂型衬底混合信号集成电路中衬底耦合噪声的建模

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

轻掺杂型衬底混合信号集成电路中衬底耦合噪声的建模

作者：柳姗姗哈尔滨工业大学

学位级别：硕士

随着片上集成系统SoC（System on Chip）的应用越来越广泛，衬底耦合噪声问题已经成为混和信号集成电路设计中一个巨大的挑战。同一芯片上敏感的模拟/射频电路被大量的数字电路包围，数字电路通过多种方式向衬底注入的寄生电流，通过衬... 详细信息

随着片上集成系统SoC（System on Chip）的应用越来越广泛，衬底耦合噪声问题已经成为混和信号集成电路设计中一个巨大的挑战。同一芯片上敏感的模拟/射频电路被大量的数字电路包围，数字电路通过多种方式向衬底注入的寄生电流，通过衬底的传导耦合到敏感模块，影响电路的性能，甚至对整个芯片的功能造成损伤。论文对衬底耦合噪声的注入、传播和拾取的机理分别进行了详细的阐述。针对更适用于混合信号集成电路的轻掺杂型衬底建立了一个电路级的三维网格型衬底模型，该模型是一个电阻电容的分布网络，并且考虑了仿真的复杂度，将其进行简化，模型的准确性通过四探针测电阻率法来验证。同时还考虑了来自电源/地分布网络的耦合噪声，建立了该路径模型。并对数字开关噪声进行了建模，将其等效为一个脉冲电流源作为噪声源向衬底注入噪声。然后，将这些模型应用于具体电路进行SPECTRE仿真，分析衬底耦合噪声对电路性能造成的影响。对衬底建模的目的是在电路设计阶段预测衬底噪声并采取抑制措施，论文针对SMIC0.18μm混和信号工艺中几种有效的隔离噪声结构分别进行了建模和仿真，包括单保护环隔离、双保护环隔离、深N阱隔离，并且设计了一种有源抑制噪声放大器的电路结构，用于增强保护环的抑制作用和有效范围。最后对比了这几种抑制衬底耦合噪声技术的效果，进行定量分析，得出一般性结论。

关键词：衬底耦合噪声轻掺杂三维衬底模型深N阱隔离

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

混合信号集成电路中衬底耦合噪声的研究

混合信号集成电路中衬底耦合噪声的研究

作者：万传松哈尔滨工业大学

学位级别：硕士

随着集成电路设计和工艺的不断进步,在同一块衬底上可以集成几亿只晶体管,既有数字电路,也有模拟/射频电路,时钟频率也能达到几GHz。这些进步引发了片上系统和片上封装的新纪元,彻底改变了对复杂IC’s中噪声的理解。数字电路产生的噪声... 详细信息

随着集成电路设计和工艺的不断进步,在同一块衬底上可以集成几亿只晶体管,既有数字电路,也有模拟/射频电路,时钟频率也能达到几GHz。这些进步引发了片上系统和片上封装的新纪元,彻底改变了对复杂IC’s中噪声的理解。数字电路产生的噪声会通过衬底传播到敏感的模拟/射频电路,影响模拟/射频电路的性能,甚至使整个芯片失败。因此,衬底耦合噪声成为了混合信号集成电路设计中最关心的问题之一。本文对混合信号电路中衬底噪声进行了分析和研究。由于轻掺杂和外延型衬底具有不同的特性,会对电流分布产生很大影响。论文首先对这两种类型的衬底分别进行了建模,在两个接触点的基础上给出了多接触点的阻抗矩阵,得出阻抗关于工艺参数和几何尺寸的表达式;分析了衬底噪声的耦合机制,提出衬底耦合噪声的一个重要来源是电源和地的抖动,给出了一种在电源/地分布网络中有电感和去耦电容的情况下,准确估计最坏的电源/地噪声的方法。混合信号集成电路中会有大量的开关门同时工作,需要在电源上获得大量的电流,这就会产生很大的噪声,本文采用叠加技术来估计地噪声和衬底噪声的关系,给出了相应的表达式。本文针对单个和多个反相器给出了对应的衬底耦合噪声的等效电路模型,分析了开关门数量、上升时间、去耦电容和寄生电感对噪声的影响,并采用0.18μm CMOS工艺进行了仿真,其结果与由理论得到的结果基本符合,验证了衬底模型的正确性。本文最后给出了几种有效的减小混合信号集成电路中衬底耦合噪声的技术。

关键词：衬底耦合噪声混合信号压缩模型上升时间开关门

深亚微米CMOS混合信号电路衬底耦合噪声模型

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

深亚微米CMOS混合信号电路衬底耦合噪声模型

作者：王增西安电子科技大学

学位级别：硕士

随着大规模复杂SOC（System On Chip）的不断发展，衬底噪声对于SOC性能的潜在危害越来越大。近年来，对于衬底噪声的研究已经受到了广泛的关注。随着集成电路特征尺寸的进一步减小，综合水平的不断提高，衬底噪声已经成为了一个不容忽... 详细信息

随着大规模复杂SOC（System On Chip）的不断发展，衬底噪声对于SOC性能的潜在危害越来越大。近年来，对于衬底噪声的研究已经受到了广泛的关注。随着集成电路特征尺寸的进一步减小，综合水平的不断提高，衬底噪声已经成为了一个不容忽视的严峻问题。尤其是最近几年，不断提高的小型化技术和创新逻辑设计使衬底噪声问题从模拟和混合信号领域蔓延到纯数字设计领域。本文对衬底噪声耦合现象及建模问题进行了系统的分析和研究，并采用电阻宏模型的扩展模型对衬底耦合噪声进行了初步的建模。研究衬底耦合噪声的目的就是为了减少其对电路的影响，本文最后从工艺、版图、封装、电路等方面讨论了抑制衬底耦合噪声的方法。文章首先就衬底耦合噪声的产生机理进行了论述。从衬底噪声的产生、注入、在衬底中的传播和接收几个方面给出了对衬底耦合噪声的一个大致的了解。在了解了衬底耦合噪声的一般机理后，对其进行了数学推导，得出了有关衬底噪声的数学公式，该公式考虑了趋肤效应，以便做到在高频段建模时确保其准确性。在做完上述工作之后开始对深亚微米混合信号的衬底耦合噪声建模。通过对目前比较流行的几种建模方法进行比较，了解了各种方法的优缺点。然后对目前最为流行的电阻宏模型进行了扩展，使电阻宏模型从一个理论模型上升到一个实际模型，使扩展后的模型能够处理不同宽度和几何形状的接触孔问题，并从单纯的两接触孔问题升级到多个接触孔问题。研究过程中通过二维器件模拟工具TMA—MEDICI对扩展后的模型进行了模拟，验证了模型的正确性和有效性。研究衬底噪声的最终目的就是要抑制它，最后文章从不同角度，不同方面给出了抑制衬底耦合噪声的方法。虽然扩展后的模型比原先的模型具有了不少的改进，但是由于模拟工具的局限性以及现在集成电路的不断飞速发展，仍然不能用于大型电路的模拟。所以最后文章给出了今后衬底耦合噪声研究的发展方向。本论文对广大的数模混合信号集成电路设计人员，尤其是大规模高频混合信号电路设计人员具有较好的参考价值，可以帮助他们在进行设计的同时充分考虑衬底耦合噪声对于电路的影响，并及时采取相应的措施进行改进。

关键词：衬底耦合噪声混合信号电阻宏模型可扩展电阻宏模型深亚微米

高速多通道Flash ADC设计及衬底耦合噪声分析

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高速多通道Flash ADC设计及衬底耦合噪声分析

作者：杨华玲哈尔滨工业大学

学位级别：硕士

模数转换是几乎所有种类电子产品中基础且重要的组成部分，根据精度和采样率的不同需求其应用领域涉及很广泛。而高速ADC是数字传输通信过程中实现快速读取的关键部分。同时，由于大规模集成电路的发展，集成度和速度不断地提高，电路... 详细信息

模数转换是几乎所有种类电子产品中基础且重要的组成部分，根据精度和采样率的不同需求其应用领域涉及很广泛。而高速ADC是数字传输通信过程中实现快速读取的关键部分。同时，由于大规模集成电路的发展，集成度和速度不断地提高，电路中产生的噪声电流就会通过衬底传播到噪声敏感电路，影响电路的性能，甚至在流片后会导致产品功能的失效。这个问题越来越受到电路设计人员的关注，并且在电路设计时就加以考虑，以提高产品的可靠性。本文主要包括两部分内容。第一部分是在SMIC0.18μm工艺条件下设计多通道高速Flash ADC，精度是8bit，采样率是256MHz的。输入采用多通道的输入方式，以实现ADC能够处理64个不同输入信号在同一时刻的值，每一个通道信号带宽2MHz、采样率4MHz，总采样率达到256MHz。为了节约硬件消耗和输入端电容，设计中采用电容插值技术，减小输入端所需反相放大器个数。同时采用三级流水斩波放大技术，提高采样率，实现flash ADC的高速工作。第二部分是分析高速电路中衬底耦合噪声对电路性能的影响，基于轻掺杂P型衬底，采用三维网格法对衬底进行建模，衬底离散化成许多立方体网格，相邻的立方体之间以等效的电阻电容的并联结构相连。同时，考虑到电源线/地线上的抖动也会产生耦合噪声，所以对电源线/地线也进行了建模。将所建模型应用到Flash ADC中进行仿真，定量分析了对电路性能的影响。

关键词：高速FlashADC 多通道电容插值流水斩波放大衬底耦合噪声

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

混合电路串扰和衬底耦合噪声的优化分析

电子工艺技术 2010年第3期31卷 154-157页

作者：吕霆陈蕊中国电子科技集团公司第五十四研究所河北石家庄050081 河北经贸大学河北石家庄050061

现代电子系统既要处理数字信号又要处理模拟信号。越来越多的应用要求把数字电路和模拟电路集成在同一芯片上。数字电路追求的是高速度,而模拟电路对精度要求又很高。在数模混合电路中,串扰噪声是影响数字电路的主要噪声,而数字电路产... 详细信息

现代电子系统既要处理数字信号又要处理模拟信号。越来越多的应用要求把数字电路和模拟电路集成在同一芯片上。数字电路追求的是高速度,而模拟电路对精度要求又很高。在数模混合电路中,串扰噪声是影响数字电路的主要噪声,而数字电路产生的噪声会通过衬底耦合到模拟电路,影响模拟电路关键器件的衬底电位,导致模拟电路的特性变坏,甚至使模拟电路不能正常工作;随着芯片特征尺寸的缩小和工作频率的提高,噪声干扰成为数模混合电路设计时必须考虑的一个关键问题。

关键词：数模混合电路串扰噪声衬底耦合噪声

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

衬底耦合噪声的测量与分析

微电子学 2001年第5期31卷 337-341页

作者：程闪峰闵昊复旦大学专用集成电路与系统国家重点实验室上海200433

提出了一种测量衬底耦合噪声的新型电路结构。为了能够将耦合噪声放大到方便于片外测量的幅度 ,采用了数字预校正技术 ,在测量工作真正开始之前就基本消除每一级运放的输入失调。并基于这项技术用 0 .6 μm CMOS工艺实现了一块芯片 ,以... 详细信息

提出了一种测量衬底耦合噪声的新型电路结构。为了能够将耦合噪声放大到方便于片外测量的幅度 ,采用了数字预校正技术 ,在测量工作真正开始之前就基本消除每一级运放的输入失调。并基于这项技术用 0 .6 μm CMOS工艺实现了一块芯片 ,以衡量不同的隔离措施对于降低耦合效应的有效程度。采用这项技术 ,仅用普通的低精度 (8- bit)

关键词：衬底耦合噪声隔离环 CMOS 级联放大器

20MHzCMOS工艺低功耗低相位噪声石英晶体振荡器设计

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

20MHzCMOS工艺低功耗低相位噪声石英晶体振荡器设计

作者：耿建强电子科技大学

学位级别：硕士

石英晶体集成电路振荡器是射频通信系统和数字电路的重要集成模块,由于其具有很高的空载品质因素和极小的接入系数,因此有很高的频率稳定度和很低的相位噪声,从而可以提供很准确的时钟信号基准。本论文对晶体振荡器的起振条件,自动增益... 详细信息

石英晶体集成电路振荡器是射频通信系统和数字电路的重要集成模块,由于其具有很高的空载品质因素和极小的接入系数,因此有很高的频率稳定度和很低的相位噪声,从而可以提供很准确的时钟信号基准。本论文对晶体振荡器的起振条件,自动增益负反馈环路和相位噪声进行了深入的理论分析,并在此基础上提出了高稳定度,低相位噪声和低功耗的电路设计指导。在此基础上,设计了一种特别适合于CMOS 工艺集成电路实现的新型的采用自动增益负反馈控制电路外稳幅方法的低功耗低相位噪声20MHz Colpitts 结构石英晶体振荡器电路。它利用对工作温度和电源电压不敏感的带隙基准源和在集成电路中元件特性之间的匹配好的优点产生一个不随温度,电源改变而且可以跟踪工艺变化的参考比较基准电压,从而可以在很宽的电源电压范围(2.7V-5V)和温度范围(-40℃-125℃)以及CMOS 工艺参数变化的条件下提供幅度很稳定的振荡输出信号。因为振荡器的功耗与振荡输出信号的幅度成正比,这也就同时实现了电路的低功耗设计。在后端的版图设计上提出了防止静电放电击穿,衬底耦合噪声和CMOS 锁定效应的特殊物理版图措施。本设计采用的是新加坡特许半导体制造公司的N-well 双层金属双层多晶0.5um-CMOS 工艺短沟道模型,在理论分析的基础上初步计算确定电路参数的大概范围,最后通过大量的计算机仿真来进一步确定精确的电路参数。理论分析的工具是MATLAB,电路的计算机仿真工具Cadence 的Spectral,ADS(Advanced Design System)以及版图设计工具Cadence 的Virtuos(DIVA))。设计的晶体振荡器作为深圳美芯集成电路设计公司的800MHz 双频率综合器(锁相环)芯片MCD8825B 的时钟基准源产生模块。该芯片已经在新加坡特许半导体制造公司一次投片成功,成品测试结果显示:当电源电压为3.6V,工作温度为27℃时的输出振荡信号的峰峰值平均为:V pp = 756mV,平均功耗为:1.5mW ,相位噪声平均为: ? 168d Bc / Hz @10kHz,并且当电源电压和工作温度分别在2.7V 到5V 和

关键词： Colpitts 石英晶体振荡器相位噪声静电放电击穿衬底耦合噪声 CMOS 锁定效应自动增益控制