检索结果-南通市图书馆

通信技术 2008年第1期41卷 46-48页

作者：马吉明魏艳河南省郑州轻工业学院计算机与通信工程学院河南郑州450002

从通信系统的基本原理出发,着重分析了系统中的常用信道编码。在此基础上对应用广泛的一类缩短循环码的校验性能从数学理论和matlab仿真模型两方面进行研究,更直观的揭示了生成多项式与编码校验性能的内在联系,为构造更优化的标准打下... 详细信息

从通信系统的基本原理出发,着重分析了系统中的常用信道编码。在此基础上对应用广泛的一类缩短循环码的校验性能从数学理论和matlab仿真模型两方面进行研究,更直观的揭示了生成多项式与编码校验性能的内在联系,为构造更优化的标准打下基础。

关键词：信道编码缩短循环码生成多项式矩阵实验室

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

秩距离缩短码的构造

引用

计算机学报 2002年第4期25卷 445-448页

作者：杜伟章陈克非上海交通大学计算机科学与工程系

Gabidulin提出了秩距离码及最大秩距离码的理论 ,给出了判断码的最小秩距离的方法 ,并通过引进线性化多项式的概念 (类似于纠错码 )构造了一些最大秩距离码 ,并对这些最大秩距离码进行了分类 ,其中包括线性 q-循环码和最大秩距离 Reed- ... 详细信息

Gabidulin提出了秩距离码及最大秩距离码的理论 ,给出了判断码的最小秩距离的方法 ,并通过引进线性化多项式的概念 (类似于纠错码 )构造了一些最大秩距离码 ,并对这些最大秩距离码进行了分类 ,其中包括线性 q-循环码和最大秩距离 Reed- Solomon码 .该文在此基础上提出了秩距离缩短循环码、秩距离缩短 Reed- Solomon码以及秩距离缩短 BCH码的概念 (类似于纠错码 ) ,给出了秩距离缩短循环码的生成矩阵和校验矩阵 ,给出了秩距离缩短 Reed- Solomon码以及秩距离缩短 BCH码的校验矩阵。

关键词：秩距离码缩短循环码线性多项式生成矩阵校验矩阵纠错码

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

一种符合JESD204C协议的并行FEC译码器

引用

微电子学 2023年第1期53卷 50-54页

作者：赵文飞王永禄陈刚重庆邮电大学重庆400065 模拟集成电路国家级重点实验室重庆400060 中国电子科技集团公司第二十四研究所重庆400060

基于JESD204C协议,设计了一种适用于64B/66B链路层的并行FEC译码器。该电路采用64位并行处理方案,降低了电路对时钟频率的要求。针对协议使用的缩短(2074,2048)二进制循环码,设计了快速旋转电路,降低了电路设计的复杂度。使用Modelsim... 详细信息

基于JESD204C协议,设计了一种适用于64B/66B链路层的并行FEC译码器。该电路采用64位并行处理方案,降低了电路对时钟频率的要求。针对协议使用的缩短(2074,2048)二进制循环码,设计了快速旋转电路,降低了电路设计的复杂度。使用Modelsim软件完成了功能验证,结果表明,译码器能够完成数据收发、纠错和报错等功能。采用了TSMC 65 nm标准数字工艺库,在Design Compiler平台上完成了逻辑综合,报告显示,译码器电路工作频率为500 MHz时,时间裕度为0.10 ns,单通道数据处理速度可达32 Gbit/s。

关键词： JESD204C 并行设计 FEC译码器缩短循环码 64B/66B链路层

来源：

维普期刊数据库

同方期刊数据库评论