检索结果-南通市图书馆

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

多核处理器硅后调试技术研究最新进展

计算机应用研究 2013年第2期30卷 321-324页

作者：高建良韩银和中南大学信息科学与工程学院长沙410083 中国科学院计算技术研究所北京100190

针对多核处理器硅后调试技术进行综述和分析。首先,介绍了多核处理器硅后调试技术面临的困难,特别是非确定性错误带来的新挑战;然后,概括介绍了国内外多核处理器硅后调试研究的最新进展,并分析了已有方法存在的问题;最后,对多核处理器... 详细信息

针对多核处理器硅后调试技术进行综述和分析。首先,介绍了多核处理器硅后调试技术面临的困难,特别是非确定性错误带来的新挑战;然后,概括介绍了国内外多核处理器硅后调试研究的最新进展,并分析了已有方法存在的问题;最后,对多核处理器硅后调试研究热点和趋势进行了分析,并指出该领域未来可能的研究方向。

关键词：多核处理器硅后调试非确定性错误

在线全文

学校读者我要写书评

暂无评论

一种面向多核处理器的通用可调试性架构

计算机辅助设计与图形学学报 2011年第10期23卷 1656-1664页

作者：杨旭刘江钱诚苏孟豪吴瑞阳陈云霁胡伟武中国科学院计算技术研究所计算机系统结构重点实验室北京100190 中国科学院研究生院北京100049 北京航天自动控制研究所四室北京100854

硅后调试对于当代集成电路设计变得日益重要,用于辅助硅后调试的可调式性设计(DFD)应运而生.由于多核处理器往往包含多种不同类型的部件,每个部件都有各自的调试功能需求,极大地提高了可调式性设计的复杂度.针对上述问题,提出一种面向... 详细信息

硅后调试对于当代集成电路设计变得日益重要,用于辅助硅后调试的可调式性设计(DFD)应运而生.由于多核处理器往往包含多种不同类型的部件,每个部件都有各自的调试功能需求,极大地提高了可调式性设计的复杂度.针对上述问题,提出一种面向片上多核处理器的通用可调试性架构.该架构使用简单的监测器来监测和控制处理器中用于互连的片上网络,通过专门的调试总线将各个监测器与调试总控模块连接在一起,并使用EJTAG通用调试接口与外部调试主机传递信息.与传统的可调试性架构相比,该架构无需片上RAM,硬件代价低,具有模块化的特性.此外,文中提出的架构采用了工业界通用的EJTAG调试接口,因此通用性较高,已经被应用于龙芯-3B多核处理器中.实验结果显示,该架构可以在高频高数据带宽的环境下工作.

关键词：多核片上网络可调试性设计硅后调试

在线全文

学校读者我要写书评

暂无评论

基于扫描链的可编程片上调试系统

高技术通讯 2015年第6期25卷 584-592页

作者：陈华军娄卓阳王焕东刘慧王琳计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院计算技术研究所北京100190 中国科学院大学北京100049 龙芯中科技术有限公司北京100190

研究了用于检验硅后芯片的硅后调试技术,考虑到现有的硅后调试技术缺乏实时监测芯片内部运行状态的能力,导致故障诊断的结果很不准确,提出一种基于扫描链的新的可编程片上调试系统。该系统充分利用芯片的片上传输总线,通过添加极少的硬... 详细信息

研究了用于检验硅后芯片的硅后调试技术,考虑到现有的硅后调试技术缺乏实时监测芯片内部运行状态的能力,导致故障诊断的结果很不准确,提出一种基于扫描链的新的可编程片上调试系统。该系统充分利用芯片的片上传输总线,通过添加极少的硬件电路,使芯片能够实时监测自身的运行状态,并在满足程序设定的条件后,自动触发故障诊断模式。该系统充分利用芯片内建扫描链,通过控制扫描链实现对芯片内部状态精确配置和观测。此外,该系统通过片上时钟电路对调试时钟进行精确控制,保证各模式时钟切换的正确性,同时还支持实速测试,为时序分析和调试提供新途径。该系统已在最新一款龙芯高性能通用处理器芯片上得到成功应用。

关键词：硅后调试片上调试系统可编程可调试性设计故障诊断实速测试

X-Debugger:基于FPGA的扫描调试器设计及实现

在线全文

学校读者我要写书评

暂无评论

高技术通讯 2024年第8期34卷 824-831页

作者：李小波唐志敏处理器芯片全国重点实验室(中国科学院计算技术研究所) 北京100190 中国科学院大学计算机科学与技术学院北京100049

针对芯片硅后调试面临内部信号可观测性差、可控制性弱、内部状态不易恢复重建等问题,本文设计和实现了一款基于现场可编程门阵列(FPGA)的快速扫描调试器XDebugger。该调试器复用传统可测试设计(DFT)扫描链路逻辑,在芯片的设计阶段插入... 详细信息

针对芯片硅后调试面临内部信号可观测性差、可控制性弱、内部状态不易恢复重建等问题,本文设计和实现了一款基于现场可编程门阵列(FPGA)的快速扫描调试器XDebugger。该调试器复用传统可测试设计(DFT)扫描链路逻辑,在芯片的设计阶段插入基于功能模块前导码的扫描控制电路,实现了芯片内部各数字逻辑模块信号100%可见;通过基于FPGA的扫描调试器X-Debugger可以快速完成芯片内部寄存器状态获取和修改,并结合硬件加速器可以完成芯片内部逻辑状态的快速重建,从而形成硅后调试闭环。在某处理器芯片硅后调试实践中的结果表明,对于小于100万触发器的功能模块可以在1 s内完成内部状态获取、修改和重建,全芯片通过X-Debugger内部信号获取和重建小于1 min,极大提高了该处理器芯片的硅后调试效率。

关键词：硅后调试现场可编程门阵列(FPGA) 扫描链寄存器回读状态重建

在线全文

学校读者我要写书评

暂无评论

基于遗传算法的多核芯片并发追踪调试方法

中国科学：信息科学 2014年第10期44卷 1253-1263页

作者：高建良唐逸晨王建新李欣韩银和中南大学信息科学与工程学院长沙410083 中国科学院计算技术研究所北京100190

基于追踪的调试技术将追踪信号连接到追踪缓存,这些连接设施不仅占用有限的片上资源,全局连线还可能导致信号完整性问题.一种有效的解决方案是复用片上网络传输追踪数据.复用片上网络传输多组并发追踪信号,需要确定追踪缓存数量和放置... 详细信息

基于追踪的调试技术将追踪信号连接到追踪缓存,这些连接设施不仅占用有限的片上资源,全局连线还可能导致信号完整性问题.一种有效的解决方案是复用片上网络传输追踪数据.复用片上网络传输多组并发追踪信号,需要确定追踪缓存数量和放置位置以满足链路带宽的约束,同时实现传输功耗最小化.本文将该问题规约为NP难约束P-Median问题,并提出了一种基于遗传算法的多追踪缓存选址方法.在片上网络链路带宽的约束下,优化追踪缓存选址数和追踪数据传输能耗,为多组并发追踪信号的实时追踪提供了一种有效方法.实验结果表明,在同等约束条件下,多缓存能够有效提高追踪信号数量.相比于以前的研究结果,本文方法能够有效地减少缓存选址数和降低追踪数据传输能耗.

关键词：多核片上网络硅后调试并发追踪多缓存

在线全文

学校读者我要写书评

暂无评论

基于寄存器簇恢复的追踪信号选择方法

计算机学报 2018年第10期41卷 2318-2329页

作者：程云李华伟王颖李晓维中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 中国科学院大学北京100049

在集成电路开发中,原型芯片硅后可观测性差,使得硅后调试变得异常困难,延长了芯片的开发周期.基于追踪的可调试性设计通过在芯片中添加追踪缓存以存储关键的追踪信号,可提高芯片的可观测性.但由于调试硬件开销有限,如何选择有限的追踪... 详细信息

在集成电路开发中,原型芯片硅后可观测性差,使得硅后调试变得异常困难,延长了芯片的开发周期.基于追踪的可调试性设计通过在芯片中添加追踪缓存以存储关键的追踪信号,可提高芯片的可观测性.但由于调试硬件开销有限,如何选择有限的追踪信号以提高芯片可观测性成为硅后调试的研究热点.该文提出了一种基于寄存器簇恢复的追踪信号选择方法,其可分为两步:寄存器簇生成、寄存器簇融合和选择,其中寄存器簇生成根据寄存器的反馈环信息构建初始寄存器簇,而寄存器簇融合和选择可以通过簇合并优化初始寄存器簇,并选择对状态恢复率提升最大的寄存器簇作为追踪寄存器簇.当追踪寄存器簇确定后,簇输入即为追踪信号,簇内寄存器即为需获取的快照信号.在基准电路ISCAS89上的实验结果表明,相对于现有的追踪信号选择方法,该方法可获得更高的状态恢复率,比现有最好的选择结果平均可提高7%,最高可提高57%,同时算法运行时间更短,比现有最快的选择方法平均也有54倍的加速,而仅需增加不到2%的存储开销和不到1%的逻辑开销.

关键词：追踪调试追踪信号选择状态恢复率硅后调试

基于TNoC的追踪调试系统在基带芯片中的应用

在线全文

学校读者我要写书评

暂无评论

基于TNoC的追踪调试系统在基带芯片中的应用

作者：高浩雄西安电子科技大学

学位级别：硕士

由于MPSoC技术一定程度上缓解了性能需求与功耗之间的矛盾,已广泛应用于高性能SoC设计。然而,芯片复杂度和规模的提高也使得MPSoC面临巨大的验证、调试及测试压力。紧迫的芯片开发周期及不确定性错误的存在,使得仅依赖硅前验证很难保证... 详细信息

由于MPSoC技术一定程度上缓解了性能需求与功耗之间的矛盾,已广泛应用于高性能SoC设计。然而,芯片复杂度和规模的提高也使得MPSoC面临巨大的验证、调试及测试压力。紧迫的芯片开发周期及不确定性错误的存在,使得仅依赖硅前验证很难保证初次流片不出现缺陷和错误。因此在硅后利用调试技术快速发现和定位缺陷就至关重要。借助调试技术来发现和分析缺陷已成为减少调试成本和时间的关键。现有的追踪调试系统一般是基于多缓存仲裁和共享NoC的结构。随着MPSoC设计规模和复杂度的提升,现有方案已难以满足MPSoC多核实时追踪数据传输的带宽需求,并在带宽与调试设计开销之间存在深刻矛盾。为解决以上问题,本文引入了一种基于TNoC的片上追踪数据传输解决方案。本文首先分析了MPSoC发展对硅后追踪调试技术的需求,并对现有的硬件调试技术进行了总结。结合本人在实习期间参与的基带芯片项目,深入剖析了基于TNoC的追踪调试系统在其中的应用。从TNoC各组件的结构设计着手,研究了TNoC专用网络接口、通用网络接口等组件的设计和工作原理。通过引入统一的源端专用网络接口和MSRAM接口协议提高了调试结构的可扩展性和可复用性,并在源端专用网络接口中引入双缓冲器结构来提高追踪数据接收速率。同时对TNoC拓扑结构、包交换技术、端口数据缓冲策略、流量控制等进行了研究。通过介绍TNoC链路、IFL协议及TNoC数据包格式,深入分析了TNoC的设计和应用特点。针对信号级调试的需求,引入了一种新颖的监视器模块。该模块提升了监视信号选择的灵活性,更易满足并发调试要求。为满足MPSoC在不同调试场景下追踪数据进行灵活筛选、分类和存储的需求,引入了MBT模块。同时引入了基于deflate算法的追踪数据压缩模块以更有效利用存储空间,并研究了其设计实现。本文对两种调试系统结构、性能和面积进行了对比分析并得出以下结论:结构设计上,基于TNoC的追踪调试结构由于采用了统一可配置的专用网络接口,并得益于TNoC的分布式特点和通用网络接口对跨时钟域通信的支持等,扩展性和复用性得到明显提升。性能方面,通过性能仿真分析得出TNoC方案具有更高的性能优势,能更好地满足多核并发调试需求。面积方面,基于TNoC方案与基于多缓存仲裁的方案相比节省了63%的缓存开销,虽然逻辑开销有所上升,但总体仍节省了约35%的面积开销,有明显的成本优势。

关键词：多处理器片上系统片上网络追踪片上网络硅后调试追踪技术

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

并发追踪数据流的多缓存选址算法

电子学报 2014年第11期42卷 2310-2313页

作者：高建良李欣王建新中南大学信息科学与工程学院湖南长沙410083

为了验证多核芯片的正确性,通常需要同时观测不同芯核上的多组信号.如何实时处理并发追踪中多组数据流已经成为多核芯片硅后功能验证所面临的关键挑战之一.本文提出了一种基于映射的自调节缓存选址(Map-Based Self-Regulation Location ... 详细信息

为了验证多核芯片的正确性,通常需要同时观测不同芯核上的多组信号.如何实时处理并发追踪中多组数据流已经成为多核芯片硅后功能验证所面临的关键挑战之一.本文提出了一种基于映射的自调节缓存选址(Map-Based Self-Regulation Location Selection,MSLS)算法,该算法通过优化多缓存选址,在片上网络通信带宽限制下保证了并发追踪数据流能够实时存储,同时降低了追踪数据流传输能耗.实验结果表明了该方法的有效性.

关键词：多核芯片硅后调试并发追踪多缓存选址片上网络