检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于矩阵乘法器的MP3解码优化设计

现代电子技术 2010年第22期33卷 9-11页

作者：李仕专李维涛符天孟宪军海南软件职业技术学院海南琼海571400 北京天一集成科技有限公司北京100089

介绍了MP3解码器的工作原理,分析了各个解码环节的计算量和消耗时间。将MP3解码过程中耗时最多的子带综合滤波环节使用矩阵乘法器单元做了优化和改进,提出一种可大幅度提高MP3实时解码效率的软硬件协同设计方法,并在SoC仿真平台上得到... 详细信息

介绍了MP3解码器的工作原理,分析了各个解码环节的计算量和消耗时间。将MP3解码过程中耗时最多的子带综合滤波环节使用矩阵乘法器单元做了优化和改进,提出一种可大幅度提高MP3实时解码效率的软硬件协同设计方法,并在SoC仿真平台上得到实时验证,达到了较好的优化效果。由于SoC的设计方法比较灵活,可以根据实际需要设计硬件模块,所以该设计具有方便、灵活和可靠性高等特点,是工程实用价值较高的解码器。

关键词： MP3 解码器子带综合滤波矩阵乘法器 SoC

基于FPGA的矩阵尺寸自适应的双精度浮点数矩阵乘法器

在线全文

学校读者我要写书评

暂无评论

电脑知识与技术（过刊） 2017年第5X期23卷 85-86,90页

作者：朱耀国党皓中航工业西安航空计算技术研究所陕西西安710065

设计了一种基于FPGA的矩阵尺寸自适应的高速双精度浮点数矩阵乘法器。采用了基于Xilinx ISE中双口RAM及浮点数运算IP核,对矩阵元素进行缓存后,在运算的过程中根据矩阵的尺寸进行自适应处理,可支持矩阵尺寸最大32x32的矩阵乘法;同时通过... 详细信息

设计了一种基于FPGA的矩阵尺寸自适应的高速双精度浮点数矩阵乘法器。采用了基于Xilinx ISE中双口RAM及浮点数运算IP核,对矩阵元素进行缓存后,在运算的过程中根据矩阵的尺寸进行自适应处理,可支持矩阵尺寸最大32x32的矩阵乘法;同时通过流水线处理,弱化浮点数运算核自身延迟对设计带来的延迟效应。该设计通过基于TEXTIO的仿真对MATLAB产生的数据进行了运算及检验,验证了设计的功能与性能。

关键词：自适应双精度浮点数矩阵乘法器流水线处理

在线全文

学校读者我要写书评

暂无评论

光学并行矩阵乘法器的实验研究

中国激光 1991年第8期18卷 606-611页

作者：钱秋明李庆熊赵建明王之江中国科学院上海光机所 201800

本文介绍全并行矩阵乘法的实验研究过程和结果,运算充分利用光的并行性,做一次三个矩阵乘法或二维变换只要一个系统时钟周期。文中讨论了误差的来源和误差的消除方法,给出了两个和三个(正实数)矩阵乘法的实验结果(模拟运算),两个矩阵相... 详细信息

本文介绍全并行矩阵乘法的实验研究过程和结果,运算充分利用光的并行性,做一次三个矩阵乘法或二维变换只要一个系统时钟周期。文中讨论了误差的来源和误差的消除方法,给出了两个和三个(正实数)矩阵乘法的实验结果(模拟运算),两个矩阵相乘的精度为1.2％,三个矩阵相乘的精度为1.23％。

关键词：光计算矩阵乘法器信息处理图象

利用参数稀疏性的卷积神经网络计算优化及其FPGA加速器设计

在线全文

学校读者我要写书评

暂无评论

电子与信息学报 2018年第6期40卷 1368-1374页

作者：刘勤让刘崇阳国家数字交换系统工程技术研究中心郑州450002

针对卷积神经网络(CNN)在嵌入式端的应用受实时性限制的问题,以及CNN卷积计算中存在较大程度的稀疏性的特性,该文提出一种基于FPGA的CNN加速器实现方法来提高计算速度。首先,挖掘出CNN卷积计算的稀疏性特点;其次,为了用好参数稀疏性,把... 详细信息

针对卷积神经网络(CNN)在嵌入式端的应用受实时性限制的问题,以及CNN卷积计算中存在较大程度的稀疏性的特性,该文提出一种基于FPGA的CNN加速器实现方法来提高计算速度。首先,挖掘出CNN卷积计算的稀疏性特点;其次,为了用好参数稀疏性,把CNN卷积计算转换为矩阵相乘;最后,提出基于FPGA的并行矩阵乘法器的实现方案。在Virtex-7 VC707 FPGA上的仿真结果表明,相比于传统的CNN加速器,该设计缩短了19%的计算时间。通过稀疏性来简化CNN计算过程的方式,不仅能在FPGA实现,也能迁移到其他嵌入式端。

关键词：卷积神经网络稀疏性计算优化矩阵乘法器 FPGA

在线全文

学校读者我要写书评

暂无评论

基于FPGA的色彩空间双向转换电路设计

电子器件 2014年第6期37卷 1121-1124页

作者：张杰高博龚敏刘兵陈昶四川省微电子技术重点实验室成都610064

RGB和YUV色彩空间的转换电路广泛应用于视频、图像的压缩和传输中。为减小RGB和YUV色彩空间转换电路的芯片面积,通过采用可编程逻辑器件中嵌入的PLL(Phase Locked Loop)和流水线算法,复用矩阵乘法器结构,只需单一模块电路便可以实现RGB... 详细信息

RGB和YUV色彩空间的转换电路广泛应用于视频、图像的压缩和传输中。为减小RGB和YUV色彩空间转换电路的芯片面积,通过采用可编程逻辑器件中嵌入的PLL(Phase Locked Loop)和流水线算法,复用矩阵乘法器结构,只需单一模块电路便可以实现RGB和YUV色彩空间的双向转换。结果表明电路设计只需3个乘法器和3个加法器,最大工作频率达到105.89 MHz。因此,该设计在满足高清数据传输的情况下,大幅节省了芯片面积。

关键词： FPGA 色彩空间转换矩阵乘法器 PLL

在线全文

学校读者我要写书评

暂无评论

光纤陀螺非正交角温度误差补偿研究

光纤陀螺非正交角温度误差补偿研究