检索结果-南通市图书馆

吊放声纳多处理器并行处理系统硬件设计(英文)

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

声学技术 2007年第6期26卷 1129-1134页

作者：陶林伟王英民王成牛奕龙西北工业大学航海学院西安710072

本文利用TI公司的TMS320VC5409系统DSP设计了吊放声纳数据处理硬件系统。充分使用DSP上的McBSP,作为多处理单元之间的数据传输通道,构建了硬件系统结构。系统构成简洁、稳定,并具有很好的扩展性和通用性。同时,使用DMA技术,使数据传输... 详细信息

本文利用TI公司的TMS320VC5409系统DSP设计了吊放声纳数据处理硬件系统。充分使用DSP上的McBSP,作为多处理单元之间的数据传输通道,构建了硬件系统结构。系统构成简洁、稳定,并具有很好的扩展性和通用性。同时,使用DMA技术,使数据传输完全在后台进行,极大地提高系统的吞吐量和计算能力。系统设计符合现代硬件系统发展方向,可以满足大多数据吊放声纳的处理过程。

关键词：吊放声纳多通道缓冲串口多机通讯串行总线直接存储访问低压差分信号

基于TMS320VC5507的语音识别系统实现

在线全文

学校读者我要写书评

暂无评论

微计算机信息 2008年第2期24卷 168-170页

作者：宋辉姚竞路向峰刘加清华大学电子工程系北京100084

语音识别片上系统可以实现简单的人机交互和语音控制,在家电、玩具及各种人机交互系统中有着广泛的应用前景。本文结合汉语语音特点,在TMS320VC5507芯片上实现了高性能特定人与非特定人中小词汇量孤立词识别系统。采用基于循环缓冲区的... 详细信息

语音识别片上系统可以实现简单的人机交互和语音控制,在家电、玩具及各种人机交互系统中有着广泛的应用前景。本文结合汉语语音特点,在TMS320VC5507芯片上实现了高性能特定人与非特定人中小词汇量孤立词识别系统。采用基于循环缓冲区的端点检测算法,双缓冲区的传输方式用于语音录制和回放,分别采用降低特征维数的DTW算法和基于连续隐含马尔可夫模型(CDHMM)的多级搜索算法作为核心识别算法,并给出实验结果。

关键词：特定人非特定人片上系统德州仪器直接存储访问

在线全文

学校读者我要写书评

暂无评论

RF905无线通信IP软核的优化设计

电子技术应用 2012年第6期38卷 20-23页

作者：袁慧梅杨均友首都师范大学信息工程学院北京100048

利用DMA数据传输方式的特点,设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线,其控制和运算逻辑由一片FPGA芯片完成,适合应用于NIOSII嵌入式系统。测试与验证表明,该IP软核在传输数据时大大降低了CPU的占用时间,... 详细信息

利用DMA数据传输方式的特点,设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线,其控制和运算逻辑由一片FPGA芯片完成,适合应用于NIOSII嵌入式系统。测试与验证表明,该IP软核在传输数据时大大降低了CPU的占用时间,提高了嵌入式系统的性能并且占用较少资源,与一般的IP硬核相比,速度快,成本低,灵活性好,可移植性强,从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。

关键词： NIOSⅡ 无线通信知识产权直接存储访问 AVALON总线

在线全文

学校读者我要写书评

暂无评论

PCI总线高速数据采集卡及其驱动程序设计

微计算机信息 2008年第1期24卷 85-86,89页

作者：魏先民潍坊学院计算机与通信工程学院

本文介绍了计算机通过驱动程序与数据采集卡硬件进行高速数据交换的方法,利用DriverWorks完成了满足高速数据传输要求的WDM驱动程序设计,实现了数据采集卡与主机内存之间数据传输的DMA方法。

关键词：数据采集驱动模型直接存储访问

基于PCIe的多路传输系统的DMA控制器设计

在线全文

学校读者我要写书评

暂无评论

计算机应用 2017年第3期37卷 691-694,716页

作者：李胜蓝姜宏旭符炜剑陈姣北京航空航天大学计算机学院北京100191

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问(DMA)控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓... 详细信息

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问(DMA)控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1 631 MB/s,DMA读最高速率可达1 582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。

关键词： PCIe 直接存储访问高带宽多路传输 FPGA

在线全文

学校读者我要写书评

暂无评论

一种多功能LCD控制器的研究、设计与优化

一种多功能LCD控制器的研究、设计与优化

作者：余宙上海交通大学

学位级别：硕士

随着各种液晶显示屏不断普及,多功能、可配置的液晶显示控制器成为了发展的热点。本文结合作者所参加的产品开发项目,基于一款主要应用于手持设备的SoC（System on Chip）芯片,完成了一种多功能可灵活配置的液晶显示控制器的设计。 ... 详细信息

随着各种液晶显示屏不断普及,多功能、可配置的液晶显示控制器成为了发展的热点。本文结合作者所参加的产品开发项目,基于一款主要应用于手持设备的SoC（System on Chip）芯片,完成了一种多功能可灵活配置的液晶显示控制器的设计。在论文中,根据本系统应用中的LCD控制器所满足的功能,以自顶向下的设计方法对其进行了模块划分。在接下来的详细设计中,本文主要做了以下的工作: （1）完成LCD模块的各种接口设计,包括寄存器读写,AMBA AHB总线,与LCD屏的接口,使之更好的与外界交互。（2）硬件实现、优化多种数字图像处理方法,包括: a)采用优化的分布式算法实现色彩空间转换,利用4-2压缩结构等方法,更好更快的流水完成了YVU和RGB空间之间的相互转换。 b)分析比较了各种图像缩放算法,提出一种单行扫描单线形插值的优化算法,在保证画面质量的前提下,简化了运算,节省了大量的面积。同时针对放大过程中许多冗余行的情况,加入了重复行的缓存进行优化,很大程度上提高了速度,降低了其对带宽的占用,以上结论都得到了多个角度的评估、比较、验证。 c)深入研究了帧率控制的原理,提出了一种对称的不定长系数序列来实现亮度的占空比。新的系数占用了最少的寄存器,并有更好的直线拟合度。同时改善空间扩展FRC算法,降低了闪动噪声。（3）系统级分析了模块中各图层、颜色分量的专有DMA通道对总线的占用情况,根据比较结果合理制定了其体系架构,通道优先级,FIFO深度等因素,使其更稳定的运行于大数据量传输的环境中。在完成该IP的设计后,又利用自动测试平台编写测试程序对其进行仿真,最后还在FPGA环境下进行了验证。结果表明,该LCD控制器满足了设计要求。该研究成果将对进一步开发类似的LCD显示控制

关键词：液晶屏控制色域转换图像缩放帧频控制直接存储访问

在达芬奇DSP上对AVS视频编码器的结构优化

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

在达芬奇DSP上对AVS视频编码器的结构优化

作者：张颖华中科技大学

学位级别：硕士

视频编码是多媒体系统的核心技术,也是构建多媒体应用的核心软件模块。当前,对视频编码的主流实现方案主要有三种,即基于PC的软解码,基于ASIC芯片的结构,基于数字信号处理器(DSP)的嵌入式系统。而DSP由于其强大的运算能力和灵活性得到... 详细信息

视频编码是多媒体系统的核心技术,也是构建多媒体应用的核心软件模块。当前,对视频编码的主流实现方案主要有三种,即基于PC的软解码,基于ASIC芯片的结构,基于数字信号处理器(DSP)的嵌入式系统。而DSP由于其强大的运算能力和灵活性得到了越来越多的重视,并逐渐成为视频编码系统的主流开发方式。 Texas Instruments公司最新推出的达芬奇系列DSP芯片便为多媒体处理提供了一套完善的解决方法。这种芯片采用了双核结构,其片上集成了一片ARM926内核和一个C64X+的DSP内核,并且采用Codec Engine机制和一系列VISA(Video, Image, Speech, Audio)接口进行双核间的通信,方便了算法的开发。毫无疑问,达芬奇系列DSP在未来几年里,将在多媒体领域有着广阔的前景。 AVS是我国推出的音视频编解码标准,如同大多数多媒体处理算法一样,它是一种高带宽流量、运算量大的数据流处理,对系统的性能要求很高。相关文献证明,Cache性能对编码器在DSP上的整体性能起着至关重要的作用。然而,传统的视频编码过程都是以宏块为基本处理单位,对一整帧图像中的宏块依次进行处理,这使得系统Cache的性能十分低下。针对这个问题,本文分别从指令Cache和数据Cache的性能分析,对AVS编码器在达芬奇DSP上的实现进行了结构上的优化。从指令Cache角度分析,将传统的编码流程拆分成若干个独立的阶段,尽可能的利用指令Cache的时间局部性和空间局部性,从而使指令Cache的性能得到明显的提升。与指令Cache的性能相比,数据Cache的性能对整个编码器的性能更具有决定作用。因此本文根据视频编码中数据访问特点和达芬奇DSP的存储器特点,针对数据Cache的性能优化,对数据的放置以及编码各参数结构的拆分进行了特殊安排。同时,针对编码过程中的巨大数据搬移量,在每个阶段都采用了DMA与乒乓Buffer结合的流水线,进一步提升编码器性能。

关键词：高速缓存性能直接存储访问视频编码数字信号处理器达芬奇平台中国音视频标准算法优化

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

无速率解码器驱动程序设计与实现

无速率解码器驱动程序设计与实现

作者：王锐华中科技大学

学位级别：硕士

与传统通信技术相比,自适应传输技术能动态匹配信道条件,具有较高频谱利用率。特别是以无速率码为核心的自适应传输技术因其优良性能正受到越来越多的关注。在该类自适应系统中,位于接收端的无速率解码器主要完成无速率码解码工作,是自... 详细信息

与传统通信技术相比,自适应传输技术能动态匹配信道条件,具有较高频谱利用率。特别是以无速率码为核心的自适应传输技术因其优良性能正受到越来越多的关注。在该类自适应系统中,位于接收端的无速率解码器主要完成无速率码解码工作,是自适应系统的核心设备,其工作性能好坏直接影响自适应系统的稳定性及吞吐率。本课题研究并设计该无速率解码器的驱动程序,以满足自适应通信系统的高吞吐率需求。本文首先介绍了无速率解码器的工作原理,并分析了其工作特点;然后,提出了三层的驱动程序结构:底层驱动接口层、高速DMA传输层以及上层解码控制层,其中,底层驱动接口层是基于WinDriver实现的用户态驱动程序,用于提供设备与主机的基础通信接口;高速DMA传输层实现高速DMA传输通道,用于提供主机与解码设备的高速通信链路;上层解码控制层实现解码器中各个解码核心的调度与控制,并进行故障检测与恢复。本文设计的驱动程序基于WinDriver开发,其全部运行于用户态;该驱动程序使用轮询方式响应外设,充分保证了解码器工作的高实时性,保证了系统300Mbps吞吐率。经测试,该驱动在自适应系统中运行良好。

关键词：自适应传输无速率码设备驱动程序 PCIe 直接存储访问

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于DMA的常规弹导航信息实时处理技术

传感器与微系统 2015年第12期34卷 25-28页

作者：王天宇张晓明关洋吕忆玲中北大学电子测试技术国防科技重点实验室山西太原030051 中北大学仪器科学与动态测试教育部重点实验室山西太原030051

针对常规弹制导中导航传感信息采集、解算、通信的实时性问题,提出利用直接存储器访问(DMA)与传统信息处理方法相结合的方式实现常规弹多路传感信息的实时处理。分析了常规弹制导对传感信息处理技术的要求,并根据要求设计硬件电路。介... 详细信息

针对常规弹制导中导航传感信息采集、解算、通信的实时性问题,提出利用直接存储器访问(DMA)与传统信息处理方法相结合的方式实现常规弹多路传感信息的实时处理。分析了常规弹制导对传感信息处理技术的要求,并根据要求设计硬件电路。介绍了传统方式下传感信息处理的工作原理和在DMA方式下传感信息处理的工作原理。设计软件,并进行实验验证。实验结果表明:DMA与传统信息处理方法相结合的方式相对于传统方式的信息采集、解算、通信,其速度能够提高到3倍,满足常规弹导航信息处理的实时性要求。

关键词：直接存储访问信息处理导航控制