检索结果-南通市图书馆

作者：王子铭哈尔滨工业大学

学位级别：硕士

随着集成电路IC行业和制造工业的发展,加密芯片已经广泛应用于各个领域。它具有保护密钥和信息的能力,它保证了只有合法的使用者才能通过加密芯片进行数据交互。目前,已经有多种恶意攻击方案来攻击加密芯片从而破解密钥,有些恶意攻击者... 详细信息

随着集成电路IC行业和制造工业的发展,加密芯片已经广泛应用于各个领域。它具有保护密钥和信息的能力,它保证了只有合法的使用者才能通过加密芯片进行数据交互。目前,已经有多种恶意攻击方案来攻击加密芯片从而破解密钥,有些恶意攻击者并不需要合法的授权就能获得敏感信息。一般的,我们将这类旁路攻击大致分为两种,一种是被动式的攻击,另一种则是主动式的。在被动式的旁路攻击中,常见的有时间攻击法、功耗分析法、电磁攻击法等等。攻击者可以通过功耗统计图上区分出AES高级对称加密算法迭代的轮数,从而对加密芯片的密钥进行破解。被动式的旁路攻击一般都需要攻击者采集大量的信息,重复大量的实验操作,之后还需要对采集的数据进行分析与统计。重复并大量的数据的采集和分析使得攻击者望而却步。所以被动式的攻击方式逐渐被其他更有效的攻击方式所取代。而主动式的攻击方式摒弃论了繁杂的数据采集,能够实现对芯片进行恶意攻击来获取敏感信息。其中,故障注入攻击是最典型的攻击方法,它是指攻击者通过改变芯片工作的外界环境,在芯片工作中引入故障。之后,攻击者可以通过分析错误的引入故障的结果来破解密钥。故障注入攻击不仅使得攻击者具有主动攻击芯片的能力,之后在进行密钥分析时,与功率分析、时间分析、电磁分析相比大大缩小了密钥搜索的范围。从这个角度讲,故障注入攻击无疑给加密芯片带来了非常严重的威胁。现有的故障注入技术和解决方案,大多是在芯片的数据路径进行分析。攻击者一般是通过故障注入改变芯片的中间计算结果,再利用差分分析方法(DFA)进行密钥分析。例如,在AES加密过程中,攻击者可以采用紫外光线(UV)改变一个/多个比特在中间迭代计算结果中。但是,研究者发现在控制路径实则存在着更大的安全性漏洞,攻击者可以因此改变整个加密芯片的加密流程,从而获得想要的加密过程与结果。在加密芯片中,FSM有限状态机是整个芯片的控制单元,它具有控制芯片内部信号以及芯片的特定操作。以AES为例,FSM决定着芯片具体的加密流程,所以FSM的重要性不言而喻。目前已经被证实,FSM也会遭受到故障注入攻击。攻击者已经通过在蒙哥马利阶梯算法的FSM中引入故障,从而破解密钥。一般的,攻击者可以通过建立时间违规或者过早锁存在FSM的状态寄存器中引入故障,这些可能会导致状态的错误跳转,从而导致芯片的中间加密结果提前暴露。攻击者一般可以通过超频、低电压供应和加热芯片来实现这些时序上的故障。这些攻击方式与光攻击,紫外线攻击和聚焦离子术(FIB)等高精度的攻击数据路径的攻击方式相比不仅价格低廉而且高效。所以这些故障注入攻击方式对加密芯片的威胁更大,也是本文的重点研究对象。实际中,FSM是一种时序结构,由寄存器及寄存器之间的组合逻辑实现,其中寄存器一般是受是时钟信号触发。状态机中状态寄存器的值非常重要,它代表着芯片当前运算状态也决定了最终的运算结果。如果状态机在进行状态跳转时,出现状态跳转错误,可能会导致加密芯片加密结果错误或者中间迭代计算结果提前暴露。为了保证芯片的FSM中的状态能够正常跳转,有研究者提出对状态跳转进行检测和保护,他们提出保护FSM中重要状态,只有被授权的状态才能够访问这些重要状态。以及之后的研究者,提出对整个FSM的保护,将所有的状态跳转进行存储,从而禁止了不合法的状态跳转。但是这些防护手段只是从状态跳转的角度出发进行防护,对于有些合法性的攻击无法进行防护,并且没有在源头对状态错误跳转进行检测与纠正。在本文中,为了防止时序违规而导致状态寄存器值锁存错误的现象,我们提出一种新型的状态寄存器。这种状态寄存器可以检测是否出现时序违规现象,并且在建立时间违规情况下,也能够使得状态寄存器获得正确的值。当状态寄存器存在时序约束违规时,我们发现正确的值可能会在原始时钟信号之后才到达。所以我们提出加入并行的主锁存器,在原始时钟时钟信号来临后,还能够进行多次采样。并且值得注意的是,在低功耗或者加热的故障情况下,逻辑毛刺已经变得不可忽略。显然的,仅仅依靠两个并行的主锁存器,并不能保证纠正正确。所以针对这种情况,我们提出利用三个主锁存器来实现检测,三个主锁存器的值经过选择器进行三选二输出的值来代替原来的主锁存器的输出。这三个主锁存器分别由不同的延迟时钟信号控制并且是在低电平导通,原始寄存器是由原始时钟控制,其他两个锁存器由不同延时的时钟信号控制,分别是1/2时钟周期延时和3/4时钟周期延时。所以,无论故障发生在1/2时钟周期前还是后,都能够进行纠正。当出现时序错误时,尽管原始寄存器锁存到了错误的值,但是其他两个并行的主寄存器可能锁存到了正确的值。我们可以通过比较三个锁存器的值,来检测是否出现时序违规。为了防止混淆过早锁存和正常状态跳转,我们将分别对三个锁存器的值进行分析。在原始时钟上升沿来临之后,如果出现过早锁存现象,与正常跳转相比,下一状态会提

关键词：故障注入时序违规有限状态机状态跳转状态寄存器

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

安全芯片操作系统的设计方法

引用

信息技术与标准化 2022年第1期 22-26页

作者：庞振江徐平江刘芳北京智芯半导体科技有限公司

介绍了一种新型的安全芯片操作系统,该系统由存储及文件管理子系统及安全子系统组成。以扇区为基本单元组成微小文件管理系统,结合热备份的机制实现无冗余写入的掉电保护功能。设计了指令驱动的安全状态寄存器,通过状态寄存器当前读写... 详细信息

介绍了一种新型的安全芯片操作系统,该系统由存储及文件管理子系统及安全子系统组成。以扇区为基本单元组成微小文件管理系统,结合热备份的机制实现无冗余写入的掉电保护功能。设计了指令驱动的安全状态寄存器,通过状态寄存器当前读写权限状态与文件预置的读写权限的比对,判决访问的合法性。最终实现了文件空间随应用自适应增长、高效的可定制安全的芯片操作系统。

关键词：安全芯片片内操作系统状态寄存器

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

Java虚拟机的硬件实现研究

引用

计算机工程 2007年第6期33卷 233-235页

作者：刘丹孟令奎武汉大学遥感信息工程学院

Java语言的平台无关性使其正在进入嵌入式系统领域,但Java的性能问题一直是Java应用关注的焦点。JIT技术的运用在一定程度上提高了Java的执行速度,但在对实时性要求高和存储受限的嵌入式等系统的运用中仍然难以满足其要求。文章提出了... 详细信息

Java语言的平台无关性使其正在进入嵌入式系统领域,但Java的性能问题一直是Java应用关注的焦点。JIT技术的运用在一定程度上提高了Java的执行速度,但在对实时性要求高和存储受限的嵌入式等系统的运用中仍然难以满足其要求。文章提出了一种基于硬件的解决方法——Java处理器,它能直接执行Java字节码,从而提高Java的性能,以用于实时及嵌入式系统。

关键词： Java虚拟机状态寄存器缓存流水线

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

FPGA在水轮机效率测量中的应用

引用

大电机技术 2005年第3期 39-43页

作者：任清珍冯东云黄天戍武汉大学湖北武汉430072

为了解决水轮机效率测量时测流中多路信号的同周期性问题,提出了一种现场可编程门阵列(FPGA)和神经元芯片相结合的设计方案,实现了LonWorks现场总线技术和在线可编程技术的优势互补。灵活设定的计数范围和自动换档的分频次数保证了测量... 详细信息

为了解决水轮机效率测量时测流中多路信号的同周期性问题,提出了一种现场可编程门阵列(FPGA)和神经元芯片相结合的设计方案,实现了LonWorks现场总线技术和在线可编程技术的优势互补。灵活设定的计数范围和自动换档的分频次数保证了测量值的准确性。采用状态寄存器的方法,减小了神经元芯片控制功能对IO引脚的依赖,提高了系统的实时性。

关键词：水轮机效率现场可编程门阵列(FPGA) 在线可编程技术神经元芯片应用现场总线技术状态寄存器多路信号设计方案优势互补自动换档控制功能周期性准确性测量值实时性

来源：

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于并联取小时钟结构的ECL时序电路设计研究

基于并联取小时钟结构的ECL时序电路设计研究

引用

作者：刘倩浙江大学

学位级别：硕士

本文主要讨论了三值ECL时序电路的设计方法,提出了ECL时序电路中一种新型的时钟结构——并联取小时钟结构,并设计了基于此种时钟结构的多种锁存器及寄存器结构。针对时序电路设计,提出了采用状态寄存器来设计时序电路的概念。论文首先... 详细信息

本文主要讨论了三值ECL时序电路的设计方法,提出了ECL时序电路中一种新型的时钟结构——并联取小时钟结构,并设计了基于此种时钟结构的多种锁存器及寄存器结构。针对时序电路设计,提出了采用状态寄存器来设计时序电路的概念。论文首先讲述了ECL电路的工作原理和电路特性,介绍了前人对ECL电路设计理论所做出的改善,重点介绍了基于限加-取小结构的ECL电路CAD算法,并对该算法进行了补充和完善。随后,论文以限加-取小结构的ECL电路CAD算法为基础,讨论了D锁存器的工作特点,设计出了具有并联取小时钟结构的D锁存器。并应用这种时钟结构进行了三值T锁存器、三值主从型D触发器以及二值D锁存器的设计,对电路进行了Pspice仿真。并分析了这种结构与传统串联时钟控制结构的工作原理的不同及优势所在。接着,论文分析了时序电路组合逻辑和时序电路部分的行为,应用状态寄存器的概念来设计电路,说明了时序电路的设计与具体触发器选型无关,并采用基于并联取小时钟结构的触发器模块来设计电路,并设计了适合ECL电路特点的倒序状态分配方式。这种设计方法可以充分优化电路,简化电路结构。并以环形计数器和三值控制器为例,讲述了电路的具体设计过程。

关键词： ECL电路多值逻辑开关级设计时序电路时钟结构 D型锁存器状态寄存器倒序状态分配

来源：

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

大规模和超大规模集成电路技术(VLSI/LSI)的发展与应用(中)

引用

计算机研究与发展 1985年第2期 15-30页

作者：梁吟藻中国科学院计算技术研究所

2.位片Am 2900系列位片是当今使用比较广泛的一种位片.本文对其中功能较强的若干支持位片和这些位片的应用,以及AMD公司的较新产品Am 29500系列作一些简单的介绍.2914优先权中断控制器:中断控制器是对来自外部或处理机控制部件的各种中... 详细信息

2.位片Am 2900系列位片是当今使用比较广泛的一种位片.本文对其中功能较强的若干支持位片和这些位片的应用,以及AMD公司的较新产品Am 29500系列作一些简单的介绍.2914优先权中断控制器:中断控制器是对来自外部或处理机控制部件的各种中断请求进行处理的设备.一般需要处理从许多地方来的中断源;当多个中断同时发生时,选择最高优先权的中断;当正在处理中断时,禁止较低级的中断;选择地开放、禁止或清除全部中断.若采用由编

关键词：地址寄存器位片级连状态寄存器输人 BCD 子程序软件总线结构 VLSI/LSI 寄存器阵列中断向量

来源：

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

DJS-140机的处理机——CPU、FPU、MMPU(二)

引用

电子技术应用 1980年第4期 5-10页

作者：刘凤云

DJS-140机增设了内存管理保护部件,为系统程序和多道用户程序提供了硬件机构。MMPU使内存编址能力由32K字扩充至128K字。它采用页面法对内存的实际空间进行分配,并提供五种保护功能。它设有用户和管理两种工作模式。MMPU的调用和管理使... 详细信息

DJS-140机增设了内存管理保护部件,为系统程序和多道用户程序提供了硬件机构。MMPU使内存编址能力由32K字扩充至128K字。它采用页面法对内存的实际空间进行分配,并提供五种保护功能。它设有用户和管理两种工作模式。MMPU的调用和管理使用11条专用指令,这些指令均采用I/O指令格式。MMPU作为可选件,以外部设备方式挂在输入总线上,设备码为02;。MMPU的逻辑结构图如图3-1所示,它主要由下列部分组成:

关键词： CPU 用户模式内存地址转换状态寄存器 DJS-140 FPU MMPU

来源：

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

提高编译过程中词法分析程序效率的方法

引用

计算机工程与设计 1980年第3期 45-51页

作者：周浦南

一、编译程序的组成编译程序是任何计算机系统的必要组成部分。因为没有它,就要用汇编语言甚至机器语言去编写程序。编译程序是把用某种高级语言写的源程序翻译成等价的目标程序的翻译程序。各种不同的编译程序之间是有差别的,但每个编... 详细信息

一、编译程序的组成编译程序是任何计算机系统的必要组成部分。因为没有它,就要用汇编语言甚至机器语言去编写程序。编译程序是把用某种高级语言写的源程序翻译成等价的目标程序的翻译程序。各种不同的编译程序之间是有差别的,但每个编译程序一般由下列几个部分组成:

关键词：字符指令状态矩阵法状态寄存器存贮器存储器子程序软件词法分析类码源程序地址

来源：

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

MC68010-16位虚拟存贮微处理器(三)

引用

微型机与应用 1984年第2期 64-70页

作者：张俊荣

五、处理状态本节叙述MC68010与执行指令有关的正常处理以外的工作情况,状态寄存器中管理部分的备功能位,包括:管理/用户位、跟踪允许位、处理机中断优先权屏蔽位。最后叙述在异常情况下存贮器访问的过程和处理器所做的工作。 MC68010... 详细信息

五、处理状态本节叙述MC68010与执行指令有关的正常处理以外的工作情况,状态寄存器中管理部分的备功能位,包括:管理/用户位、跟踪允许位、处理机中断优先权屏蔽位。最后叙述在异常情况下存贮器访问的过程和处理器所做的工作。 MC68010总是处在正常、异常或停机这三种状态之一。正常处理状态与指令执行有关,存贮器访问是取指令和操作数并保存结果。正常状态的两个特殊情况

关键词：地址寄存器状态寄存器异常处理异常向量表堆栈程序计数器指令计数器

来源：

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

系统结构

引用

电子计算机参考资料 1975年第Z1期 7-13页

系统简介 PDP-11是16位、通用、二进制补码运算的并行计算机。PDP-11是一个可变字长处理机,其直接地址为32768个16位字,或者65536个8位字节。所有系统构件之间的通讯在一条称为单总线的高速总线上完成。系统的标准特征是8个作为累加器... 详细信息

系统简介 PDP-11是16位、通用、二进制补码运算的并行计算机。PDP-11是一个可变字长处理机,其直接地址为32768个16位字,或者65536个8位字节。所有系统构件之间的通讯在一条称为单总线的高速总线上完成。系统的标准特征是8个作为累加器、变址寄存器、地址指点器使用的通用寄存器,和一个自动优先中断系统。

关键词：总线控制外围设备 PDP 数据传送主设备设备寄存器中央处理机服务程序程序系统存储单元仪表组合单元存储器存贮器计算机地址状态寄存器

来源：

同方期刊数据库评论

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

欢迎您,

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案：

请选择收藏分类：

通借通还

欢迎您,

建议与咨询 留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

时间限定

文献类型

馆藏选择

核心期刊

语言

文献类型

帮助

文字说明：

检索规则说明：

检索范例：

分类表

所选分类

限定检索结果

文献类型

馆藏范围

日期分布

学科分类号

主题

机构

作者

语言

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

在线全文

请选择保存的检索档案： 新增检索档案 确定 取消

请选择收藏分类： 新增自定义分类 确定 取消

通借通还

建议与咨询留下您的常用邮箱和电话号码，以便我们向您反馈解决方案和替代方法

请选择保存的检索档案：

请选择收藏分类：