检索结果-南通市图书馆

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

高性能数字运算单元设计研究

高性能数字运算单元设计研究

作者：高茁西北工业大学

学位级别：硕士

许多数字密集型的应用需要执行快速的算术运算操作,这些运算需要快速的加,乘,除操作和基本函数运算的能力。本文系统研究了支持这些运算的高性能数字/算术运算设计问题。从系统结构、算法设计和电路设计三个设计层次上探索研究了提高数... 详细信息

许多数字密集型的应用需要执行快速的算术运算操作,这些运算需要快速的加,乘,除操作和基本函数运算的能力。本文系统研究了支持这些运算的高性能数字/算术运算设计问题。从系统结构、算法设计和电路设计三个设计层次上探索研究了提高数字运算单元性能的优化方法。从研讨内容上较全面的涵盖了当前数字/算术运算的主要方面。本文研究讨论了各种不同加法器的结构和原理之后,并分别在电路晶体管级和门电路级分别完成设计了两种结构原理不同的高性能加法运算电路。本文研究讨论了各种不同阵列乘法器的结构和原理,并完成了在门电路级设计了32位基4Booth编码并采用42压缩的Wallace高性能阵列乘法器电路。本文研究讨论了当前除法运算的一系列高性能硬件算法,重点讨论研究了构造任意基的SRT算法商选择逻辑的解析关系,以及利用On-The-Fly和Overlap技术提高SRT硬件性能,最和完成了重叠执行的基4SRT除法器门电路级设计和仿真。研究讨论了倒数ROM表的构造方法。并且给出了利用Mathematica 4.0数学分析软件进行符号运算对硬件执行Goldschimilt算法的四次迭代进行模拟仿真的程序,得出误差分析结果。针对提高系统的多媒体性能,对多媒体应用经常出现的压缩,解压缩过程,信号变换处理过程,以及三维坐标变换过程中所进行的基本函数运算,讨论了加速这些基本函数运算当前的高性能硬件算法。最后分析了Intel IA-32和IA-64构架处理器中硬件计算基本函数的一个实例。针对浮点计算,本文给出了一种两级流水线结构的双通道IEEE-754浮点标准的加法运算电路结构框图。其主要特点是针对低功耗运算问题,从电路结构设计上在保证无性能损失的前提下,利用通道选择信号PathX给出了两种低功耗结构。在结果舍入时利用算法技巧,在实现并行舍入的同时,节省了一个CPA单元。在发生结果规格化时,利用前导零预测技术提高了规格化处理的并行性。最后,设计了一种两级流水线结构IEEE-754浮点标准的乘法运算电路结构框图。在并行舍入的同时,节省了一个CPA单元,最后结果采用了短长度的CPA单元。

关键词：数字/算术运算 CMOS超大规模集成电路算术逻辑单元浮点单元

32位RISC微处理器“龙腾R2”浮点流水线的设计和实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

微电子学与计算机 2006年第1期23卷 188-191页

作者：李大鹏张盛兵罗旻西北工业大学航空微电子中心陕西西安710072

文章介绍了32位RISC微处理器“龙腾R2”浮点处理单元的体系结构和设计,重点讨论了乱序执行、乱序结束的高性能浮点流水线设计。为了实现流水线中的精确中断响应,本文采用了一种基于操作数指数和操作类型的浮点异常预测的方法,根据预测... 详细信息

文章介绍了32位RISC微处理器“龙腾R2”浮点处理单元的体系结构和设计,重点讨论了乱序执行、乱序结束的高性能浮点流水线设计。为了实现流水线中的精确中断响应,本文采用了一种基于操作数指数和操作类型的浮点异常预测的方法,根据预测结果决定流水线的发射策略。基于0.18ΜM标准单元综合的结果表明:采用该方法实现的浮点处理流水线,与顺序控制和基于TOMASULO算法实现的浮点处理单元相比,整个FPU在付出较少硬件面积的情况下得到了理想的效果,满足功能和时序要求。

关键词：浮点单元异常预测乱序执行 RISC

在线全文

学校读者我要写书评

暂无评论

嵌入式处理器的微体系结构优化

嵌入式处理器的微体系结构优化

作者：刘勇浙江大学

学位级别：硕士

生产工艺的不断进步以及新兴应用程序的要求不断驱动着处理器性能的飞速提升。然而嵌入式处理器面临着新的挑战：一方面,存储器与处理器的性能差距不断制约着处理器的整体系统性能;另一方面,大量新应用的高精度浮点要求对处理器设计提... 详细信息

生产工艺的不断进步以及新兴应用程序的要求不断驱动着处理器性能的飞速提升。然而嵌入式处理器面临着新的挑战：一方面,存储器与处理器的性能差距不断制约着处理器的整体系统性能;另一方面,大量新应用的高精度浮点要求对处理器设计提出了新的需求。本文通过分析应用特性,采用数据预取优化处理器存储系统,并设计浮点单元加速处理器数据处理。主流的预取机制设计和配置并不适用嵌入式处理器：过于激进的预取策略会干扰处理器正常访存行为;复杂的预测和控制机制会消耗大量功耗和面积。本文设计了一种基于流信息表的可变步长流预取机制。通过优化的最小差值法对数据流进行判定和过滤,降低电路设计复杂度;同时通过设置预取缓冲降低高速缓存(cache)端口冲突率;并对预取数据采用单独的cache替换策略,弥补因为cache的污染对预取效果造成的负面影响。NoCOP硬件模拟平台仿真结果显示,针对EEMBC和SPEC2006测试集,本文的流预取机制相较于无预取时,平均性能提升比例为4.3%,性能最大提升16%;相较于MSP (minimum delta prefetching)机制,平均性能提升10.5%;面积增加3.5万等效门,总功耗增加30.1mW。目前大多数预取机制并不能同时兼顾流式和链式数据结构,且已有的链式预取机制存在着存储空间开销大或预取准确度低的问题。本文设计了集成流预取引擎和指针预取引擎的自适应多模式预取系统,根据处理器实时运行信息判断当前工作模式效率,并完成在流预取、指针预取和无预取二种模式下的切换调整。其中,我们设计的FCDP(filtered content directed prefetching)指针预取机制,通过基于偏移地址的过滤方法对CDP(content directed prefetching)机制进行准确率的优化,可以平均降低35%的预取发起数量。NoCOP硬件模拟平台仿真结果显示,针对EEMBC、SPEC2006和Olden测试集,预取系统与单独采用流预取和FCDP预取时分别提升11.7%和50.6%,能在预取效果不理想时及时关闭预取引擎,降低系统功耗。根据新应用大量的浮点数据,以及越来越高的精度要求,本文设计了适用于嵌入式处理器的浮点单元,用于加速浮点数据的处理。同时,提出了利用软件模拟器统计应用特性来指导RTL(register transfer level)级设计的方法实例。浮点单元设计采用load/store与浮点算术指令分开处理的方式,高度复用了原整型流水线的逻辑单元,并与整型流水线紧密耦合。实验与逻辑综合结果表明,浮点单元支持MIPS32单精度浮点指令集;在worst case下最大工作频率为495MHz,在typical case下最大工作频率为794MHz;面积增加24.8万等效门,功耗为88.3mW。

关键词：嵌入式系统微处理器数据预取自调系统浮点单元

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向RISC-V微处理器的性能优化研究

面向RISC-V微处理器的性能优化研究

作者：常龙鑫江南大学

学位级别：硕士

高性能、低功耗、高可靠已成为微处理器的发展趋势。一方面,高性能始终是微处理器设计的主要研究方向;另一方面,低功耗和高可靠设计方法会对微处理器造成一定的性能损失,如何以更少的时序代价实现低功耗和高可靠设计,也成为了微处理设... 详细信息

高性能、低功耗、高可靠已成为微处理器的发展趋势。一方面,高性能始终是微处理器设计的主要研究方向;另一方面,低功耗和高可靠设计方法会对微处理器造成一定的性能损失,如何以更少的时序代价实现低功耗和高可靠设计,也成为了微处理设计中的关键问题。近年来,开源免费的RISC-V指令集受到了学界和业界的广泛关注。研究面向RISC-V微处理器的性能优化方法,具有重要的工程实践意义。本文以基于RISC-V指令集的Rocket处理器为研究原型,分别从高性能设计、低开销的低功耗设计、低开销的高可靠设计出发,研究面向RISC-V微处理器的性能优化方法。首先,对Rocket原型处理器的架构进行概述。接着,设计一种面向RISC-V处理器的高速浮点单元。然后,基于关键路径数和敏感性,提出一种低性能开销的、泄漏功耗降低显著的多阈值低功耗优化算法。最后,基于自适应失效预测,提出了一种低性能开销的、低参数敏感性的自适应动态检查点(Self-Adaptive Dynamic Checkpoint,SADC)算法。本文的具体研究内容及研究结果如下:(1)总结了RISC-V的用户指令集、特权指令集,以及编码空间,概述了基于RISC-V指令集的Rocket处理器的架构,内容包括整体架构、流水线架构、中断架构、Rocket定制协处理器(Rocket Custom Coprocessor,RoCC)接口等,阐述了Rocket处理器当前存在的问题、面临的挑战和优化方向。(2)针对RISC-V处理器浮点单元的性能优化需求,分析RISC-V FPU原型的架构及其性能瓶颈,基于算法优化和流水线优化,设计了基4 Booth-Wallace乘法模块以替代原有多位宽乘法模块,设计了基于二叉树的并行前导零检测模块以替代原有串行前导零检测模块,增加了部分子模块的流水线级数。基于SMIC 55 nm工艺对优化设计前后的RISC-V浮点单元原型进行了功能验证和性能评估,实验结果表明,优化后的RISC-V浮点单元功能正确,其工作频率达到了820 MHz。与优化前的RISC-V浮点单元原型相比,工作频率提升了39.46%,但面积开销增加了15.14%。对RISC-V FPU的优化思路同样适用于其他FPU。(3)针对面向RISC-V处理器的低功耗设计需求,对传统的多阈值CMOS(Complementary Metal Oxide Semiconductor)算法进行了研究,针对传统算法在评估单元替换优先级的指标时参考的特征不够丰富、复杂性较高、功耗优化效果不够显著等问题,提出了一种基于关键路径数和敏感性的多阈值低功耗优化算法。实验结果表明,在10 ns到16 ns的时钟约束下,所提算法能够为oc8051处理器电路降低61.16%-62.42%的泄漏功耗,对照算法能够为oc8051处理器电路降低60.88%-62.42%的泄漏功耗,在均达到最高的功耗降低比例之前,所提算法的泄漏功耗降低效果始终优于对照算法。在5.0ns到5.6 ns的时钟约束下,该算法能够为Rocket Core电路降低56.60%-59.96%的泄漏功耗,功耗优化效果显著。所提泄漏功耗优化算法同样适用于其他任意数字集成电路。(4)针对面向RISC-V处理器的高可靠设计需求,对检查点问题进行了描述,包括该问题中涉及的定义、假设以及失效类型。对传统的检查点算法进行了概述,总结了固定检查点算法和动态检查点算法的工作流程。提出了一种自适应失效预测结构,基于此设计了一种自适应动态检查点算法。仿真实验结果表明,本算法的参数敏感性与传统的固定检查点算法和动态检查点算法相比,分别降低了47.69%和91.98%,能够有效地解决传统的检查点算法参数敏感性较高导致的平均性能开销较大的问题。所提检查点算法同样适用于其他任意微处理器。

关键词： RISC-V 微处理器浮点单元多阈值低功耗优化检查点算法

基于Power ISA指数对数估计值指令的设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于Power ISA指数对数估计值指令的设计

作者：李嘉俊西安电子科技大学

学位级别：硕士

随着计算机的普及,人们对计算机的性能要求越来越高。在现代微处理器中,浮点单元占有非常重要的地位,它在图像处理方面以及信号处理方面都起到非常关键的作用。同时,在数值运算方面,浮点数所能表示的范围更大,运算精度更高。浮点运算单... 详细信息

随着计算机的普及,人们对计算机的性能要求越来越高。在现代微处理器中,浮点单元占有非常重要的地位,它在图像处理方面以及信号处理方面都起到非常关键的作用。同时,在数值运算方面,浮点数所能表示的范围更大,运算精度更高。浮点运算单元除了可以实现简单的乘加的运算之外,也要求实现三角函数、指数、方根等初等函数的运算。本文针对浮点单元中的指数对数估计值指令进行了设计与实现。浮点数操作需要遵循IEEE 754标准,同时需要兼顾指令集的要求。所以首先本文对IEEE 754标准进行了深入的探讨,同时对Power PC中的浮点单元进行了总结,结合指令集要求与IEEE 754标准确定了舍入方式,以及异常处理等方面,为进一步的研究打下了基础。指数对数估计值的实现算法有许多种,本文对适用于指数对数估计值的算法进行了研究与对比,算法包括函数逼近法、间接查表法、线性近似法、函数迭代法、数字循环法等算法等。并给出了指数对数的计算表达式。在比较了各种算法的速度、面积以及复杂度等方面后,得出了一种最适合本文设计的算法,该算法的速度较快,面积适中。在间接查表法中,较为适合进行指数对数运算的有Martin Stanley的算法与***的算法,本文通过对比Martin Stanley所提出的算法与***所提出的算法的优缺点,提出了一种多项式拟合与查找表相结合的算法,该算法的拟合多项式较为简单且查找表面积适中,并且在实现过程中不需要乘除等复杂的操作。最后,根据本文提出的算法进行仿真与验证,代码部分使用Matlab与Modelsim联合仿真,对结果正确性的验证采用指数递增与尾数随机相结合的验证方法,该方法可以确保尾数的索引位被遍历,验证了算法的正确性。最后使用Design Compiler进行综合。经过仿真与验证,本设计可以满足Power PC中浮点单元中指数与对数估计值的设计要求。

关键词：浮点单元微处理器 IEEE 754标准估计值指数对数

采用MPC5200实现高速视频探测的车内应用

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子产品世界 2005年第5A期12卷 134-135页

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

软内核技术正在走强

电子产品世界 2005年第1A期12卷 107-107,110页

作者：林飞

软处理器内核正在日益走强,今天的FPGA常常成为其应用的目标,而且所有的领先FPGA厂商都在提供软处理器内核.Xilinx最近推出了MicroBlaze的4.0版,可以在该公司的Virtex 4器件中以高达200MHz的频率工作,为了与其他软核厂商协调一致,它现... 详细信息

软处理器内核正在日益走强,今天的FPGA常常成为其应用的目标,而且所有的领先FPGA厂商都在提供软处理器内核.Xilinx最近推出了MicroBlaze的4.0版,可以在该公司的Virtex 4器件中以高达200MHz的频率工作,为了与其他软核厂商协调一致,它现在提供了可选加的浮点单元,与软件仿真相比,该单元将性能提高了120倍.

关键词：内核技术 MicroBlaze Xilinx FPGA 浮点单元软件仿真处理器厂商软核

STM32F37x:32位Cortex-M4F MCU开发方案

在线全文

学校读者我要写书评

暂无评论

世界电子元器件 2012年第11期 19-21页

ST公司的STM32F37x系列产品是高性能ARM Cortex-M4F 32位RISC MCU,工作频率高达72MHz,嵌入浮点单元（FPU）,存储器保护单元（MPU）和嵌入式跟踪宏单元（ETM）,嵌入式闪存高达256kB,SRAM高达32kB,工作电压2.0V～3.6V。主要用在移动游戏,... 详细信息

ST公司的STM32F37x系列产品是高性能ARM Cortex-M4F 32位RISC MCU,工作频率高达72MHz,嵌入浮点单元（FPU）,存储器保护单元（MPU）和嵌入式跟踪宏单元（ETM）,嵌入式闪存高达256kB,SRAM高达32kB,工作电压2.0V～3.6V。主要用在移动游戏,增强现实感,光学图像稳定性,手持导航,机器人和工业自动化系统。

关键词： 32位RISC MCU 嵌入式闪存工业自动化系统开发 ST公司工作频率浮点单元

Microchip扩展高性能32位MCU系列

在线全文

学校读者我要写书评

暂无评论

单片机与嵌入式系统应用 2015年第11期15卷 86-87页

Microchip TechnologyInc．（美国微芯科技公司）宣布扩展旗下高性能PIC32MZ系列32位单片机（MCU）产品。新系列器件集成了一个硬件浮点单元（FPU），有助密集型单精度和双精度运算应用同时实现高性能和更低的延迟。此次推出的PIC32MZE... 详细信息

Microchip TechnologyInc．（美国微芯科技公司）宣布扩展旗下高性能PIC32MZ系列32位单片机（MCU）产品。新系列器件集成了一个硬件浮点单元（FPU），有助密集型单精度和双精度运算应用同时实现高性能和更低的延迟。此次推出的PIC32MZEF系列有48款新器件，均具有一个适用于多种高速高带宽应用的12位18Msps模数转换器（ADC）。此外，PIC32MZEF还支持广泛的DSP指令集。有了DSP指令集，再加上双精度FPU和高速ADC，大大提高了代码密度、减少了延迟，并提升了处理密集型应用的性能。

关键词： Microchip 32位MCU 性能美国微芯科技公司 32位单片机模数转换器高速ADC 浮点单元