检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

GaN HFET新结构设计与研究

GaN HFET新结构设计与研究

作者：王磊桂林电子科技大学

学位级别：硕士

近年来,GaN异质结场效应晶体管(HFET)由于具有高稳定性、高击穿电压以及高电流等优良特性已经在功率半导体领域受到广泛关注。相比于传统的Si基器件,GaN HFET突显出更大的吸引力,且被认为是下一代宽带隙互补逻辑集成电路(IC)以及高压功... 详细信息

近年来,GaN异质结场效应晶体管(HFET)由于具有高稳定性、高击穿电压以及高电流等优良特性已经在功率半导体领域受到广泛关注。相比于传统的Si基器件,GaN HFET突显出更大的吸引力,且被认为是下一代宽带隙互补逻辑集成电路(IC)以及高压功率器件领域中最有希望的候选者。但传统GaN HFET由于各种原因导致器件提前发生击穿,严重阻碍其在高压领域的应用。并且由于低空穴迁移率使得P沟道GaN HFET器件的发展远落后于其N沟道器件。基于此,本文围绕P沟道GaN HFET的低导通电流以及N沟道GaN HFET低耐压问题分别展开研究,主要分为以下几个方面:(1)首先详细讨论了GaN材料相比于前两代半导体材料所具有的显著优势,由此阐述了GaN HFET的发展现状以及存在的问题,接着研究了AlGaN/GaN异质结极化效应以及二维电子气(2DEG)和二维空穴气(2DHG)的形成机理,并分别分析了传统N沟道和P沟道GaN HFET器件结构。(2)提出了一种具有凹槽栅结构的P沟道GaN/AlGaN HFET,以满足GaN基互补逻辑电路对于增强型P沟道器件的发展需求。该结构通过栅极凹陷设计降低栅极下方异质结界面的2DHG浓度,以实现器件的常关操作。在优化结构后,得到的器件阈值电压约为-1V,当栅极零偏置时关态电流仅有1×10m A/mm且开关电流比为10。(3)提出了一种具有背栅结构的赝P沟道AlGaN/GaN HFET,以解决传统基于2DHG导电的P沟道GaN HFET所存在的低空穴迁移率、受主杂质难激活以及工艺复杂度高等问题。详细分析了背栅结构参数对于器件电流特性的影响,包括阈值电压以及开关电流比等,并得到了解析模型。仿真结果表明,所提出的器件结构阈值电压约为-3.5 V,开关电流比高达10,电流密度高达0.1 A/mm,远高于基于2DHG导电的传统增强型P沟道GaN HFET。(4)提出了一种具有阶梯GaN沟道层的AlGaN/GaN HFET。该结构的沟道层采用阶梯GaN设计,且缓冲层为具有低Al组分的AlGaN材料,以解决GaN HFET低耐压的问题。通过在阶梯处引入新的电场峰,有效的改善器件的横向电场分布,从而提升器件击穿电压。经过优化器件参数,相比于传统结构,所提出的器件在保持2.5 m?·cm低导通电阻的同时,击穿电压提升约72%。

关键词： GaN HFET P沟道增强型比导通电阻击穿电压

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

双介质增强LDMOS研究与设计

双介质增强LDMOS研究与设计

作者：刘鑫南京邮电大学

学位级别：硕士

基于绝缘体上硅(SOI)技术的横向双扩散金属氧化物半导体(LDMOS)因其具有高耐压、高集成度、较强的驱动能力、低功率损耗等优点,在功率半导体集成电路中适用范围大。击穿电压(Breakdwon Voltage,BV)和比导通电阻(specific on resistance... 详细信息

基于绝缘体上硅(SOI)技术的横向双扩散金属氧化物半导体(LDMOS)因其具有高耐压、高集成度、较强的驱动能力、低功率损耗等优点,在功率半导体集成电路中适用范围大。击穿电压(Breakdwon Voltage,BV)和比导通电阻(specific on resistance,R)是SOI LDMOS的两个关键性能参数。如何提升器件的击穿电压和降低比导通电阻,使两者达到较好的折衷,是设计SOI LDMOS功率器件的学者和工程师们追求的重要目标之一。高K介质和低K介质因其特殊的介电常数常被引入到半导体功率器件的设计之中,两种介电材料的应用可以提升半导体功率器件的耐压特性并降低器件的比导通电阻。本文基于SOI技术、高K介质技术和低K介质技术,提出了双介质增强LDMOS新结构,主要工作包括:(1)提出了双介质增强LDMOS(DDE LDMOS)新结构。该结构的主要特点是器件的栅场介质采用高K介质,埋层采用低K介质。高K场介质有效地调制了器件的表面电场和电势,降低了PN结端的电场峰值,同时优化了漂移区掺杂浓度,降低了器件的比导通电阻;高K栅介质能够降低器件阈值电压,提高器件栅控能力。低K埋层介质增强了埋层的电场强度,增强了纵向击穿电压。通过研究高K介质和低K介质的介电常数以及关键结构参数如漂移区掺杂浓度等对于器件性能的影响规律,使DDE LDMOS获得最优电学性能。结果表明,对比常规LDMOS,DDE LDMOS的击穿电压提高了61.9%,比导通电阻降低了19%,FOM值提高了222.4%。(2)建立了双介质增强LDMOS二维解析模型。考虑高K场介质/低K埋层介质对边界条件的影响求解二维泊松方程,分别建立DDE LDMOS的电场电势分布解析模型、击穿电压解析模型、漂移区最优掺杂浓度解析模型,利用解析模型研究了高K场介质和低K埋层介质对DDE LDMOS电场和击穿特性的调制机理,并解释了DDE LDMOS的工作机理,解析模型与仿真结果的拟合验证器件模型的有效性。(3)提出了双介质增强鳍式LDMOS(DDE Fin LDMOS)新结构。该结构的特点是在鳍式有源区上淀积一层高K介质,埋层使用低K介质。高K栅介质拓宽了沟道宽度,同时降低了器件阈值电压;高K场介质从漂移区顶部及两侧辅助耗尽,优化漂移区的电势电场分布以及掺杂浓度,显著的提高了击穿电压和降低了比导通电阻;低K埋层介质增强了纵向耐压,提高了埋层电场强度。对比相同结构参数下的常规SOI LDMOS,DDE Fin LDMOS的击穿电压提高了292%,比导通电阻降低了31%,FOM值提高了1200%。

关键词：双介质增强高K场介质低K埋层介质解析模型击穿电压比导通电阻

一种具有高击穿电压和低导通电阻的新型鳍状栅极LDMOS

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子器件 2022年第1期45卷 7-12页

作者：蒋志林王旭锋于平平姜岩峰江南大学电子工程系物联网技术应用教育部工程研究中心江苏无锡214122

设计了一种具有新型鳍状栅极结构的LDMOS功率开关器件(FG-LDMOS),该器件在导电沟道处纵向刻蚀一组浅沟槽,再经热氧化后填充作为场板的多晶硅。鳍状栅极结构在不改变器件尺寸情况下,增大了沟道的有效宽度,增强了场板效应。通过Silvaco T... 详细信息

设计了一种具有新型鳍状栅极结构的LDMOS功率开关器件(FG-LDMOS),该器件在导电沟道处纵向刻蚀一组浅沟槽,再经热氧化后填充作为场板的多晶硅。鳍状栅极结构在不改变器件尺寸情况下,增大了沟道的有效宽度,增强了场板效应。通过Silvaco TCAD仿真验证,结果表明FG-LDMOS较传统LDMOS具有更好的电学特性,如击穿电压提高了25%达到100 V,比导通电阻R_(on.sp)降低了25%至2.68 mΩ/cm^(2),品质因数FOM提高了94.5%到3.58 MW/cm^(2)。此外该FG-LDMOS拥有优异的高频开关特性,其栅漏电容C_(GD)降到了0.46×10^(-16) F/μm,跨导gm升至0.26 mS。

关键词：鳍状栅极击穿电压比导通电阻 Silvaco TCAD

带有p型岛的超低导通电阻绝缘体上硅器件新结构

在线全文

学校读者我要写书评

暂无评论

天津大学学报（自然科学与工程技术版） 2019年第3期52卷 321-328页

作者：代红丽赵红东王洛欣石艳梅李明吉李宇海河北工业大学电子信息工程学院天津300401 天津理工大学电气电子工程学院天津300384 光电信息控制和安全技术重点实验室天津300308

为了减小绝缘体上硅(SOI)器件的比导通电阻,提高器件的击穿电压,提出一种带有p型岛的SOI器件新结构.该结构的特征如下:首先,漂移区周围采用U型栅结构,在开启状态下,U型栅侧壁形成高密度电子积累层,提供了一个从源极到漏极低电阻电流路径... 详细信息

为了减小绝缘体上硅(SOI)器件的比导通电阻,提高器件的击穿电压,提出一种带有p型岛的SOI器件新结构.该结构的特征如下:首先,漂移区周围采用U型栅结构,在开启状态下,U型栅侧壁形成高密度电子积累层,提供了一个从源极到漏极低电阻电流路径,实现了超低比导通电阻;其次,在漂移区引入的氧化槽折叠了漂移区长度,大大提高了击穿电压;最后,在氧化槽中引入一个p型岛,该高掺杂p型岛使漂移区电场得到重新分配,提高了击穿电压,且p型岛的加入增大了漂移区浓度,使器件比导通电阻进一步降低.结果表明:在最高优值条件下,器件尺寸相同时,相比传统SOI结构,新结构的击穿电压提高了140%,比导通电阻降低了51.9%.

关键词：绝缘体上硅击穿电压比导通电阻

在线全文

学校读者我要写书评

暂无评论

具有半绝缘多晶硅完全三维超结横向功率器件

物理学报 2015年第18期64卷 425-431页

作者：曹震段宝兴袁小宁杨银堂西安电子科技大学微电子学院、宽禁带半导体材料与器件教育部重点实验室西安710071

为了突破传统LDMOS(lateral double-diffused MOSFET)器件击穿电压与比导通电阻的硅极限的2.5次方关系,降低LDMOS器件的功率损耗,提高功率集成电路的功率驱动能力,提出了一种具有半绝缘多晶硅SIPOS(semi-insulating poly silicon)覆盖... 详细信息

为了突破传统LDMOS(lateral double-diffused MOSFET)器件击穿电压与比导通电阻的硅极限的2.5次方关系,降低LDMOS器件的功率损耗,提高功率集成电路的功率驱动能力,提出了一种具有半绝缘多晶硅SIPOS(semi-insulating poly silicon)覆盖的完全3 D-RESURF(three-dimensional reduced surface field)新型super junction-LDMOS结构(SIPOS SJ-LDMOS).这种结构利用SIPOS的电场调制作用使SJ-LDMOS的表面电场分布均匀,将器件单位长度的耐压量提高到19.4 V/μm;覆盖于漂移区表面的SIPOS使SJ-LDMOS沿三维方向均受到电场调制,实现了LDMOS的完全3 D-RESURF效应,使更高浓度的漂移区完全耗尽而达到高的击穿电压;当器件开态工作时,覆盖于薄场氧化层表面的SIPOS的电场作用使SJ-LDMOS的漂移区表面形成多数载流子积累,器件比导通电阻降低.利用器件仿真软件ISE分析获得,当SIPOS SJ-LDMOS的击穿电压为388 V时,比导通电阻为20.87 mΩ.cm^2,相同结构参数条件下,N-buffer SJ-LDMOS的击穿电压为287 V,比导通电阻为31.14 mΩ.cm^2;一般SJ-LDMOS的击穿电压仅为180 V,比导通电阻为71.82 mΩ.cm^2.

关键词： super junction 半绝缘多晶硅击穿电压比导通电阻

基于深度神经网络的具有终端结构SOI LDMOS性能预测研究

在线全文

学校读者我要写书评

暂无评论

基于深度神经网络的具有终端结构SOI LDMOS性能预测研究

作者：郭小博南京邮电大学

学位级别：硕士

随着社会经济的不断发展,功率器件的结构复杂度日益提升,各种终端技术也被引入进行器件性能的优化与改进。但随之而来的是器件性能评估难度的增大。目前,性能评估主要依赖于以计算机辅助设计(Technology Computer Aided Design,TCAD)为... 详细信息

随着社会经济的不断发展,功率器件的结构复杂度日益提升,各种终端技术也被引入进行器件性能的优化与改进。但随之而来的是器件性能评估难度的增大。目前,性能评估主要依赖于以计算机辅助设计(Technology Computer Aided Design,TCAD)为核心的仿真工具,但是其存在仿真时间长、算力消耗大、仿真收敛性差等问题。同时,功率器件技术的高速迭代对器件设计效率也有了更高的要求。因而如何实现器件的高效性能预测和结构设计成为了亟待解决的问题。近年来,由于机器学习技术爆发式发展,通过机器学习算法实现器件性能预测及自动化设计得到了广泛的关注和研究。本文以绝缘体上硅(Silicon on Insulator,SOI)横向双扩散金属氧化物半导体(Lateral Double-Diffusion Metal Oxide Semiconductor,LDMOS)为出发点,使用深度神经网络(Deep Neural Network,DNN)算法,对采用不同终端技术的SOI LDMOS的击穿电压(Breakdown Voltage,BV)和比导通电阻(Specific on-resistance,R)进行了预测以及对降低表面电场(REduced SURface Field,RESURF)SOI LDMOS的最优漂移区浓度设计进行了研究,主要工作如下:(1)提出了基于深度神经网络的场板SOI LDMOS击穿电压和比导通电阻预测方法。收集了场板SOI LDMOS不同结构参数下的击穿电压和比导通电阻数据。利用收集的数据,通过深度神经网络算法,分别建立了基于击穿位置的击穿电压双阶段预测模型和比导通电阻预测模型。研究结果表明,相比于传统TCAD仿真,该方法对于三类击穿位置预测准确率为96.89%,三类击穿位置下击穿电压预测误差分别为4.72%、3.38%以及7.09%,比导通电阻预测误差为2.55%,击穿电压预测速度提升1.25×10倍。针对采用终端结构的器件性能预测方面,该方法相比于传统数值仿真工具,在保证预测准确率的同时缩短了预测时间,更重要的是避免了数值仿真工具存在的收敛性差的问题。(2)提出了基于深度神经网络的阶梯掺杂漂移区SOI LDMOS击穿电压和比导通电阻预测方法。收集了阶梯掺杂漂移区SOI LDMOS不同结构参数下的击穿电压和比导通电阻数据。利用收集的数据,通过深度神经网络算法,分别建立了击穿电压和比导通电阻预测模型。研究结果表明,相比于传统TCAD仿真,击穿电压预测误差为3.75%,比导通电阻预测误差为3.65%,击穿电压预测速度提升8.98×10倍,有效提高了阶梯掺杂漂移区SOI LDMOS性能预测效率。(3)提出了基于深度神经网络的SOI LDMOS最优漂移区浓度以及最优漂移区浓度下击穿电压预测方法。收集了SOI LDMOS不同结构参数下最优漂移区浓度以及最优漂移区浓度下击穿电压数据。利用收集的数据,通过深度神经网络算法,分别建立了最优漂移区浓度以及最优漂移区浓度下击穿电压预测模型。研究结果表明,最优漂移区浓度预测误差为4.01%,最优漂移区浓度下击穿电压预测误差为1.56%。在对SOI LDMOS漂移区浓度设计时,该方法可以有效避免复杂的人工参数调整过程,提升器件结构设计效率。

关键词：深度神经网络 SOI LDMOS 终端技术击穿电压比导通电阻漂移区浓度

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

MOSFET功率器件新结构的设计与优化

MOSFET功率器件新结构的设计与优化

作者：姜焱彬桂林电子科技大学

学位级别：硕士

MOSFET功率器件具有安全工作区大、易并联、开关速度快和驱动功率小等优点,在工业制造、高压传输、家用电器与航空航天等领域有广泛应用。但MOSFET功率器件的击穿电压和比导通电阻之间存在2.5次方的矛盾关系,当击穿电压增大时,导通电阻... 详细信息

MOSFET功率器件具有安全工作区大、易并联、开关速度快和驱动功率小等优点,在工业制造、高压传输、家用电器与航空航天等领域有广泛应用。但MOSFET功率器件的击穿电压和比导通电阻之间存在2.5次方的矛盾关系,当击穿电压增大时,导通电阻显著增加,导致器件性能下降。本文围绕如何提高器件击穿电压的同时改善电流特性,提出了三种MOSFET功率器件新结构:(1)一种具有多个P埋层的低导通电阻高压SOI LDMOS结构,该结构由阶跃掺杂漂移区和多个P埋层组成,P埋层的长度与浓度在垂直方向依次递减。利用多个P埋层,可以增加漂移区的掺杂浓度,从而降低其比导通电阻,并调制器件的内部电场,提高其击穿电压。另外漂移区浓度采用阶梯掺杂分布的方式,可以容纳更多的杂质原子,提供更多的电子来支持更高的电流,从而降低其导通电阻,并在器件表面产生一个新的电场峰,进一步提高了其击穿电压。仿真结果表明,PL-SOI LDMOS的比导通电阻为15.8 mΩ·cm,击穿电压为281 V。与传统SOI LDMOS相比,比导通电阻降低了35.8%,击穿电压提高了55.2%。(2)一种利用电子空穴导电增强电流能力的VDMOS结构,该结构由NMOS和PMOS组成。PMOS的栅极电压(V)从NMOS的漂移区内部引入,电子电流经过N漂移区中引栅极与漏极之间的等效电阻R,产生的电压降V决定PMOS开关。提出的PN-VDMOS利用电子空穴同时导电来显著提高电流能力,仿真结果表明,PN-VDMOS的饱和导通电流为7.8×10 A。与传统VDMOS相比,饱和导通电流提升了336%,击穿电压也从455 V增加到514 V。(3)一种增强电流能力的堆叠MOS结构,该结构由LDMOS1与LDMOS2堆叠而成,利用一个U形栅极控制LDMOS1与LDMOS2。由于该结构拥有两个电流路径,其导通电流提升很大。器件内部引入P-top区改善漏极电场分布和增加LDMOS1漂移区浓度,从而改善器件击穿电压和比导通电阻。仿真结果表明,堆叠LDMOS器件的饱和导通电流为1.11×10 A、击穿电压为339 V和比导通电阻为36.3 mΩ·cm。与常规LDMOS结构对比,饱和导通电流提升了196%、击穿电压提高了31%和比导通电阻降低了42%。

关键词： MOSFET 击穿电压比导通电阻 LDMOS VDMOS

电场调制新型异质结功率MOSFET设计及关键技术

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电场调制新型异质结功率MOSFET设计及关键技术

作者：薛少瑄西安电子科技大学

学位级别：硕士

功率MOSFET(Metal Oxide Semiconductor Field-Effect Transistor,简称MOSFET)作为电力电子产业的核心零部件,它的性能水平密切影响着该行业的发展。目前制约功率MOSFET性能提升的主要问题之一是击穿电压(Breakdown Voltage,简称BV)与... 详细信息

功率MOSFET(Metal Oxide Semiconductor Field-Effect Transistor,简称MOSFET)作为电力电子产业的核心零部件,它的性能水平密切影响着该行业的发展。目前制约功率MOSFET性能提升的主要问题之一是击穿电压(Breakdown Voltage,简称BV)与比导通电阻(Specific On Resistance,简称R)之间的矛盾关系。为了突破传统的“硅极限”关系,研究人员们提出了多种新结构和新技术来优化器件性能,但是受限于硅材料物理特性,传统硅基MOSFET器件已经达到了其理论性能极限,当前已经很难在常规MOSFET上获得新的性能突破。因此第三代半导体碳化硅(SiC)和氮化镓(Ga N)等材料借此机会迎来发展机遇,然而第三代半导体在制备工艺以及氧化物质量上存在的问题制约着其大规模商业化的脚步,Si/SiC异质结结构成为问题解决之前值得研究的选择之一。本文以提高器件BV和降低R为主要目标,通过仿真分析,数值建模等方法对Si/SiC异质结MOSFET进行性能优化。利用电场调制效应和击穿点转移技术(Breakdown Point Transfer,简称BPT技术)来实现缓解功率半导体器件BV与R之间矛盾关系的目的。本文具体工作内容如下:(1)提出了具有SIPOS场板的新型Si/SiC LDMOS器件(简称SIPOS Si/SiC LDMOS)。该新型器件借助深漏结构和Si/SiC异质结,引入了BPT技术,优化体内纵向电场分布;利用SIPOS场板的电场调制效应和多数载流子积累效应,调制表面横向电场分布的同时,优化器件导通电阻。根据ISE TCAD的仿真结果,SIPOS Si/SiC LDMOS器件的击穿电压BV从传统Si LDMOS的240.0 V增加到了428.4 V,提升了78.5%;比导通电阻R为24.0 mΩ·cm,与常规Si LDMOS的33.2 mΩ·cm相比,下降了27.7%。另外,本文针对SIPOS Si/SiC LDMOS器件漂移区电势分布建立了二维数值模型,并且结合仿真数据验证了模型的准确性。(2)设计了具有P型浮岛的新型部分Si/SiC异质结VDMOS器件(简称FLI Partial Si/SiC VDMOS)。该器件通过P型浮岛调制体内电场分布,改善器件BV,同时对漂移区进行辅助耗尽,提高漂移区掺杂浓度,进而优化器件R;此外,部分Si/SiC异质结结构使得载流子在导电路径上没有了异质结势垒的阻碍,降低了R,并且异质结结构引入了BPT技术,进一步提高了器件BV。经过仿真对比,FLI Partial Si/SiC VDMOS器件在反向截止状态下,BV为392.3 V,与传统Si VDMOS的246.1V相比提升了59.4%。正向导通状态下,通过部分异质结结构和P型浮岛的共同优化,R从传统Si VDMOS的19.8 mΩ·cm降至10.9 mΩ·cm,优化幅度达到44.9%。本文共提出了两种新型Si/SiC异质结功率MOSFET结构,既兼容Si基MOSFET成熟的表面工艺,解决了SiC MOSFET器件氧化层质量差的问题,还利用SiC材料的高临界击穿电场和高热导率等优势,优化了器件的电学特性。经过仿真对比验证,本文提出的器件极大地缓解了BV与R之间严重的矛盾关系,满足目前飞速发展的电力电子产业对于功率MOSFET的性能需求。

关键词：功率MOSFET 击穿电压比导通电阻电场调制 Si/SiC异质结

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

新型功率MOSFET器件的研究

新型功率MOSFET器件的研究

作者：黄柯电子科技大学

学位级别：硕士

功率MOSFET由于可以实现高速的开关,有着较高的输入阻抗,并且易于被驱动,在功率器件中占有着重要的地位。但是功率MOSFET器件的击穿电压和比导通电阻存在着一个重要的折中关系,即增加击穿电压的同时,器件的比导通电阻也会急剧增加。因... 详细信息

功率MOSFET由于可以实现高速的开关,有着较高的输入阻抗,并且易于被驱动,在功率器件中占有着重要的地位。但是功率MOSFET器件的击穿电压和比导通电阻存在着一个重要的折中关系,即增加击穿电压的同时,器件的比导通电阻也会急剧增加。因此该折中关系一直是功率MOSFET的研究重点。对比于横向功率MOSFET,纵向的沟槽功率MOSFET几乎不存在JFET区电阻,因此应用更加广泛。本文以纵向的沟槽功率MOSFET为研究对象,提出了新的器件结构,研究并改进了击穿电压与比导通电阻之间的折中关系,并且针对功率MOSFET的反向恢复能力进行了研究与改进,有效地提高了器件的性能。本文的创新性内容安排如下:1.提出并研究了一种具有阶梯状分裂栅和积累层辅助导电的沟槽MOSFET。通过采用阶梯状的分裂栅,并且在分裂栅上集成了一个自偏置电路,为分裂栅提供偏置电压,从而在漂移区内形成电子积累层,积累层也会参与导电,因此实现了更小的比导通电阻。与传统器件相比,比导通电阻降低了20%以上,同时,反向导通电流和反向恢复能力均有所提高,反向恢复时间减少了37.5%且软度因子提高了76.2%。2.提出并研究了一种具有P型柱和RESURF(Reduce SURface Field)阶梯氧化物(RSO)积累层的新型沟槽MOSFET。在原有的具有自偏置电路分裂栅结构的基础上,加入了P型柱。同时,在提出的MOSFET中还集成了一个肖特基二极管,并结合RSO积累导电层的帮助,大大提高了反向恢复性能。所提出的器件的比导通电阻比传统器件降低了21.7%。对于反向导通能力,反向恢复峰值电流降低了28.7%,反向恢复电荷降低了37.1%,软度因子提高了15.4%。对于非钳位感性负载开关(UIS)能力,E(单次脉冲的雪崩能量)提高了83.3%。3.提出并研究了一种集成Si/Si C异质结二极管反向续流二极管的碳化硅沟槽超结MOSFET。所提出的新型器件在传统的碳化硅沟槽MOSFET的基础上,集成了异质结二极管来提高器件的反向恢复能力,并且在源极一侧加入一个深氧化物沟槽和周围的P型柱,可以进一步降低栅氧化物沟槽拐角处的电场,从而提高击穿电压并降低比导通电阻。同时栅极电荷和器件的开关时间也有一定程度的降低。通过Silvaco TCAD仿真工具对器件的击穿电压、输出、反向恢复、栅极电荷以及动态等特性进行了仿真验证。与传统Si C MOSFET器件相比,击穿电压从1300 V提高到1450 V;比导通电阻降低了约76.1%,同时跨导提高了46.3%;反向恢复峰值电流也比传统器件低60%,反向恢复时间减少了52.2%;栅漏电荷降低了约43%;所提出器件有着更小的开启时间和关断时间,其中开启时间降低了75.5%,关断时间降低了10.4%。

关键词：纵向沟槽功率MOSFET 击穿电压比导通电阻反向恢复