检索结果-南通市图书馆

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

SDH传输网络时钟倒换分析及配置优化方案

铁道通信信号 2024年

作者：付强中国铁路广州局集团有限公司广州通信段

目前广州局管内SDH传输网络承载多种重要的行车通信业务，其时间同步是否稳定将对铁路行车控制系统安全、稳定运行产生直接影响。针对广州局厦深线SDH传输网络时钟倒换过程中出现的时钟环路问题，研究了厦深线SDH网元的组网架构，确认... 详细信息

目前广州局管内SDH传输网络承载多种重要的行车通信业务，其时间同步是否稳定将对铁路行车控制系统安全、稳定运行产生直接影响。针对广州局厦深线SDH传输网络时钟倒换过程中出现的时钟环路问题，研究了厦深线SDH网元的组网架构，确认在时钟倒换过程中，各网元SDH的时钟来源变化。通过分析SDH的常见时钟源种类，确认SDH的时钟根据同步状态信息来区分时钟同步质量等级，并进一步分析SDH时钟倒换流程，明确了广州局SDH同步时钟组网配置的原则，提出了SDH时钟配置的优化建议。结合厦深线SDH网元的组网架构，优化了SDH网元主备定时链路时钟配置，调整后进行复测，极大程度降低了SDH网元发生时钟环路的风险，对铁路通信设备维护具有参考意义。

关键词： SDH传输网络时钟源时钟同步时钟倒换流程时钟环路网络优化

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

福建广电互动云平台时钟源系统的设计与实现

广播电视网络 2022年第9期29卷 126-128页

作者：吴进强福建广电网络集团股份有限公司

为了解决互动云平台下因时钟源时间跳变引起的业务系统、流媒体服务及数据库等模块业务逻辑上的错误,从而导致互动视频业务中断以及部分节目单丢失的问题,本文提出了一种基于多层级校对预警的时钟源设计方案。该方案通过提高上层时钟源... 详细信息

为了解决互动云平台下因时钟源时间跳变引起的业务系统、流媒体服务及数据库等模块业务逻辑上的错误,从而导致互动视频业务中断以及部分节目单丢失的问题,本文提出了一种基于多层级校对预警的时钟源设计方案。该方案通过提高上层时钟源的高可靠性、增加二级时钟源及时间校对预警机制、优化服务器与时钟源之间的时钟同步机制等多个方面来校验NTP服务,从而实现了兼容不同业务平台下部署时钟源系统的运维自动化,有效提高了系统运行的可靠性。

关键词：电视系统时钟源时间跳变运维自动化可靠性

在线全文

学校读者我要写书评

暂无评论

一种低功耗时钟源IP的设计

微电子学 2018年第1期48卷 62-65,70页

作者：张吉利王子谦黄森刁盛锡林福江中国科学技术大学电子科学与技术系合肥230027

基于SMIC 40nm CMOS工艺,采用锁相环(PLL)设计了一种低功耗时钟源IP。提出的环路参数校准技术保证PLL在整个输出频率范围内稳定。采用电容倍乘技术减小环路滤波器占用的面积。采用可编程输出分频器拓宽了输出频率范围。后仿结果显示,该... 详细信息

基于SMIC 40nm CMOS工艺,采用锁相环(PLL)设计了一种低功耗时钟源IP。提出的环路参数校准技术保证PLL在整个输出频率范围内稳定。采用电容倍乘技术减小环路滤波器占用的面积。采用可编程输出分频器拓宽了输出频率范围。后仿结果显示,该时钟源在0.125~3GHz范围内可调,步长为0.125~1MHz。环路参数校准后,PLL的带宽稳定在80kHz,相位裕度稳定在48°。电路的供电电压为1.1V,功耗小于3mW,核心面积为0.096mm^2。

关键词：时钟源锁相环环路参数校准电容倍乘环路带宽

用于UHF RFID标签芯片的时钟源电路设计

在线全文

学校读者我要写书评

暂无评论

微电子学 2015年第1期45卷 46-49页

作者：安奇陈群超陈金伙黄凤英李文剑福州大学物理与信息工程学院福州350002

设计了一种用于UHF RFID标签芯片的低功耗时钟源电路。该时钟源电路采用弛豫振荡器结构,振荡周期由电阻和电容定义。振荡器工作在电源电压1V,偏置电流100nA时,功耗为0.9μW,工作温度范围为-20℃~80℃,频率偏离1.92 MHz小于3%,电路设计符... 详细信息

设计了一种用于UHF RFID标签芯片的低功耗时钟源电路。该时钟源电路采用弛豫振荡器结构,振荡周期由电阻和电容定义。振荡器工作在电源电压1V,偏置电流100nA时,功耗为0.9μW,工作温度范围为-20℃~80℃,频率偏离1.92 MHz小于3%,电路设计符合UHF RFID标签系统要求。

关键词：超高频射频识别标签芯片时钟源低功耗

在线全文

学校读者我要写书评

暂无评论

SDH网络中自动选择最优时钟源的实现

光通信技术 2003年第12期27卷 37-40页

作者：徐劲松潘宁中兴通讯股份有限公司上海研发中心上海201203

介绍了一种时钟源选择控制方法,从而在SDH网络中各节点能自动选择最优时钟源,并实现时钟的同步。

关键词： SDH网光同步数字传送网时钟源自动选择最优化

在线全文

学校读者我要写书评

暂无评论

高速采样中的低抖动时钟源的研究与实现

高速采样中的低抖动时钟源的研究与实现

作者：鲁凌菁电子科技大学

学位级别：硕士

采样,是将模拟信号转换为数字信号的一种必然的手段,也为信息的后续处理提供了可能性。随着社会的发展,各种技术也在不断创新,人们对于采样速率的要求也越来越高,而高速采样系统的也给时钟的精准性也提出了更高的要求。在现代采样系统中... 详细信息

采样,是将模拟信号转换为数字信号的一种必然的手段,也为信息的后续处理提供了可能性。随着社会的发展,各种技术也在不断创新,人们对于采样速率的要求也越来越高,而高速采样系统的也给时钟的精准性也提出了更高的要求。在现代采样系统中,一个好的时钟源,可能是这个系统的基石;若时钟源本身性能较差,会给被采样信号带来更多的误差,那么采样过来的信号就没有分析的必要。衡量一个时钟源的关键性指标就是相位抖动(频域上表现为相位噪声),因此实现一个低抖动的时钟源是十分有意义的。本文是基于实际项目“高速采样系统”对时钟源的抖动特征进行研究的;而且采样系统的采样时钟,要求频率连续可变,即频率分辨率要做到很小。而直接数字合成(DDS)有两个突出的特点:一是捷变频;二是频率步进小,即频率分辨率高,可以满足项目中所要求的频率连续可变,因此选择DDS作为时钟源研究电路。但DDS会产生较多的频率分量,即杂散较多,频谱纯度不好,所以需要研究怎么去除杂散,尤其是DDS输出的近端无法滤除的杂散。理论分析了相位噪声和DDS谐波杂散对时钟源输出的抖动特征的影响,并对其相位噪声和谐波杂散建模,更加直观的观测到它们对时钟源输出时钟和抖动特征的影响;随后提出了一个去除带内近端杂散的方案,以此来减小时钟抖动;并依据此原理,设计一款低抖动的时钟源。下面是本文的主要研究内容:1、理论分析相位噪声和谐波杂散对时钟抖动特征的影响,从理论上分析降低抖动的可能性;随后给出去除最差杂散的方案,并从理论上分析它的可行性。2、设计低抖动时钟源的实现方案,分析其合理性;并给出基于AD9912的电路设计,和Spur Killer的配置。3、对实现的时钟源电路进行测试,包括产生不同频率的时钟功能测试和相噪、抖动的性能测量,并在配置了Spur Killer之后,降低了时钟源的相位噪声、时间抖动。

关键词：时钟源低抖动 DDS 去杂散(Spur Killer) 相位噪声

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于三阶锁相环频率合成技术的时钟源设计

基于三阶锁相环频率合成技术的时钟源设计

作者：韩文革中北大学

学位级别：硕士

随着现代测试技术、数字通信技术的飞速发展,各种新型的电子设备和通信系统对频率合成技术提出了越来越高的要求。在雷达、电子对抗、导航、航空航天、深空探测、无线通信等领域中,需要输入高速、高精度、低抖动、低频偏的时钟信号,完... 详细信息

随着现代测试技术、数字通信技术的飞速发展,各种新型的电子设备和通信系统对频率合成技术提出了越来越高的要求。在雷达、电子对抗、导航、航空航天、深空探测、无线通信等领域中,需要输入高速、高精度、低抖动、低频偏的时钟信号,完成对信号的发送、接收以及数据的存储,并结合其他测试设备来验证信号处理过程的正确性以及技术指标的满足程度。时钟源正是驱动这一任务完成的重要通用性测试设备。因此,研究并设计一种频率可调的、高精度、高可靠性、高稳定性的时钟源具有重要意义。本文主要研究并设计了一种基于三阶锁相环频率合成技术的时钟源,以锁相环技术为基础提出了系统的总体设计方案。首先对锁相环的原理及其各个组成部分进行了描述,并提出了时钟源设计的技术指标。然后对指标要求中的高频率分辨率与低相位噪声进行了分析,并提出相应的解决途径。其次根据指标要求进行了硬件电路设计,包括两级小数分频锁相环、锁相环滤波器、同步分频器、USB接口电路和输出接口等。最后,对设计的时钟源系统进行了输出频率与相位噪声测试,通过对测试结果的分析与对比,验证了系统的正确性与可行性且达到了设计的技术指标要求。

关键词：时钟源三阶锁相环低相位噪声锁相环滤波器

面向卫星导航接收机应用的时钟源与模数转换器芯片设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向卫星导航接收机应用的时钟源与模数转换器芯片设计

作者：叶鹏电子科技大学

学位级别：硕士

锁相环是一种输出信号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中一个基本的并且非常重要的电路模块。由于锁相环具有捕获、跟踪以及窄带滤波的能力,因此它被广泛地应用于航天、通信以及微处理器等许多领域... 详细信息

锁相环是一种输出信号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中一个基本的并且非常重要的电路模块。由于锁相环具有捕获、跟踪以及窄带滤波的能力,因此它被广泛地应用于航天、通信以及微处理器等许多领域。锁相环在微处理器领域中的一个重要应用就是为系统提供片内时钟,它是微处理器时钟电路中的核心模块。随着集成电路的发展以及SOC技术的出现,锁相环己经成为超大规模集成电路和模拟集成电路中一个必不可少的模块,因此对锁相环电路的研究和设计具有相当重要的意义。模数转换器是现代通信、雷达、声纳以及众多消费电子产品中的关键器件。作为模拟与数字电路的接口电路,高性能的模数转换器对设计系统的实现尤其重要,而当今科学技术的发展对模数转换器性能,特别是速度上的要求越来越高,甚至成为决定设备性能的关键因素。本文在分析了锁相环时钟源和模数转换器的基本原理和典型电路结构的基础上,设计了一个50MHz的时钟源电路和一个2Bits的模数转换器。将时钟源的时钟输出做为模数转换器的采样时钟。首先详细分析了锁相环和模数转换器的基本理论,并且使用Simulink对锁相环时钟源建立了时域模型来验证环路参数的正确性,然后在Cadence环境下,使用JAZZ 0.35um BiCMOS工艺对时钟源电路和模数转换器进行原理图设计,使用Virtuoso Layout XL进行版图设计,使用Spectre仿真软件进行仿真,性能达到预期目标,最终完成了整个设计工作。

关键词：锁相环时钟源模数转换器

用手持终端改变Se1PCM30X设备时钟源的方法

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电信技术 1995年第9期 31-32页

作者：岳增山李尚志

用手持终端改变Ｓｅ１ＰＣＭ３０Ｘ设备时钟源的方法岳增山，李尚志Ｓｅ１ＰＣＭ３０Ｘ数字复用设备采用了微处理器ＣＰＵ控制系统，可以利用手持终端灵活配置。我们在开通分组交换传输设备的过程中，在一端ＰＣＭ的晶振时钟源损坏的情... 详细信息

用手持终端改变Ｓｅ１ＰＣＭ３０Ｘ设备时钟源的方法岳增山，李尚志Ｓｅ１ＰＣＭ３０Ｘ数字复用设备采用了微处理器ＣＰＵ控制系统，可以利用手持终端灵活配置。我们在开通分组交换传输设备的过程中，在一端ＰＣＭ的晶振时钟源损坏的情况下，通过手持终端改变时钟源，设置...

关键词：数字复用设备手持终端时钟源