检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于CAM的闪存无效块管理算法

计算机工程 2009年第16期35卷 251-252,255页

作者：余辉龙何昕魏仲慧王东鹤中国科学院长春光学精密机械与物理研究所长春130033 中国科学院研究生院北京100039

针对NAND型闪存无效块结构,提出基于CAM的闪存无效块分类匹配算法。针对闪存擦除、写入和读取操作过程中无效块管理给出相应策略。在数据写入闪存过程中,采用片外SRAM数据备份的方法防止数据存储错误。通过搭建FPGA实验平台,证明该算法... 详细信息

针对NAND型闪存无效块结构,提出基于CAM的闪存无效块分类匹配算法。针对闪存擦除、写入和读取操作过程中无效块管理给出相应策略。在数据写入闪存过程中,采用片外SRAM数据备份的方法防止数据存储错误。通过搭建FPGA实验平台,证明该算法能发现新增长的无效块,实现连续无效块快速匹配,并对数据进行冗余备份。

关键词：无效块管理 NAND闪存内容可寻址存储器数据备份

基于高速图像数据Flash存储阵列无效块管理

在线全文

学校读者我要写书评

暂无评论

电视技术 2016年第4期40卷 38-42,79页

作者：任勇峰薄仕储成群李杰闫安斌中北大学电子测试技术国家重点实验室山西太原030051

针对高速图像数据FPGA大容量存储的需求,提出了两种基于高速并行化Flash大容量数据存储结构的无效块管理策略,并对比了在不同应用环境下,基于超级块地址映射的无效块管理及基于位索引的无效块管理的优缺点,列出了两种方式的数据无效块... 详细信息

针对高速图像数据FPGA大容量存储的需求,提出了两种基于高速并行化Flash大容量数据存储结构的无效块管理策略,并对比了在不同应用环境下,基于超级块地址映射的无效块管理及基于位索引的无效块管理的优缺点,列出了两种方式的数据无效块列表资源占用情况和存储容量损耗。通过多个工程项目的验证,这两种无效快管理策略各有所长,满足高速并行化存储Flash阵列的不同应用环境。

关键词：存储阵列无效块管理超级块地址映射位索引

在线全文

学校读者我要写书评

暂无评论

应用NAND型闪存的高速大容量图像存储器

光学精密工程 2009年第10期17卷 2548-2554页

作者：余辉龙何昕魏仲慧王东鹤中国科学院长春光学精密机械与物理研究所吉林长春130033 中国科学院研究生院北京100039

针对单片闪存存储速度低,容量小,且存在无效块的问题,提出了一种高速大容量图像存储器的可靠性存储方案。通过分析闪存的组织结构和特征,并区分闪存写入无效块和非写入无效块,提出了基于CAM的数据分类匹配检测机制,以提高无效块信息匹... 详细信息

针对单片闪存存储速度低,容量小,且存在无效块的问题,提出了一种高速大容量图像存储器的可靠性存储方案。通过分析闪存的组织结构和特征,并区分闪存写入无效块和非写入无效块,提出了基于CAM的数据分类匹配检测机制,以提高无效块信息匹配速度,并采用SRAM阵列冗余备份防止数据写入错误。在此基础上,提出了具有双总线结构的双流水线机制,多个流水线级出现写入无效块时,不中断流水线,保证存储器写入速度。通过搭建硬件平台进行实验测试,结果表明,该方法能够在5个系统时钟周期内实现无效块匹配,其持续存储速度达到960 Mb/s,持续读取速度达到1.152 Gb/s,擦除速度达到27.3 Gb/s,系统存储容量为80 GB。

关键词：无效块管理内容可寻址存储器冗余备份双流水线双总线结构

大容量存储中NAND Flash坏块的管理方法

在线全文

学校读者我要写书评

暂无评论

电子测试 2010年第12期21卷 64-68页

作者：宁飞中北大学电子测试技术国家重点实验室山西太原030051

在当今数字时代,NAND Flash由于其非易失性和读写速度快等原因而在大容量存储中的应用越来越广。但由于Flash中不可避免的会出现坏块,对大容量存储的速度与精度都造成了影响,针对大容量存储中NAND Flash存在坏块对其造成的影响,我们主... 详细信息

在当今数字时代,NAND Flash由于其非易失性和读写速度快等原因而在大容量存储中的应用越来越广。但由于Flash中不可避免的会出现坏块,对大容量存储的速度与精度都造成了影响,针对大容量存储中NAND Flash存在坏块对其造成的影响,我们主要研究了NAND Flash中坏块出现的原因,对坏块进行的分类,并提出了相应的管理方案。实践证明,经过对坏块的管理,Flash存储数据的安全性和存储速度都有了很大的提升,提高了系统的整体性能。

关键词： NAND Flash 无效块无效块管理

在线全文

学校读者我要写书评

暂无评论

高速大容量存储系统的关键技术实现

化工自动化及仪表 2011年第7期38卷 869-872页

作者：马培娇张宇光姚永兴徐鹏飞焦新泉任勇峰中北大学电子测试技术重点实验室太原030051 中北大学仪器科学与动态测试教育部重点实验室太原030051

介绍了一种高速大容量存储系统的实现方案,该系统以75MB/s的速度实时存储容量为64 GB的图像数据,并可通过扩展F lash阵列满足更高速度和更大容量的存储要求。

关键词：高速大容量存储器无效块管理固态存储

存储测试系统中FLASH的存储可靠性技术研究

在线全文

学校读者我要写书评

暂无评论

现代电子技术 2017年第18期40卷 131-134,138页

作者：高阳王代华王晓楠中北大学仪器科学与动态测试教育部重点实验室山西太原030051

NAND FLASH存储器具有非易失性、存储容量大和读写速度快等优点,在存储测试领域的应用越来越广泛。由于NAND FLASH存储器中不可避免会出现无效块,传统的管理方法是将无效块映射表存放在FLASH存储器中,可靠性低,对数据存储速度和可靠性... 详细信息

NAND FLASH存储器具有非易失性、存储容量大和读写速度快等优点,在存储测试领域的应用越来越广泛。由于NAND FLASH存储器中不可避免会出现无效块,传统的管理方法是将无效块映射表存放在FLASH存储器中,可靠性低,对数据存储速度和可靠性都会造成不利影响。针对这些问题,提出了基于外置存储数据位的无效块快速检索架构,将无效块映射表存放在可靠性高的铁电存储器中;引入计算机网络中的滑动窗口原理,建立了基于滑动窗口的无效块预匹配机制,在不影响FLASH存取速度的情况下可无时延地生成有效块地址。经分析和论证,这种架构对NAND FLASH存储数据的可靠性和存取速度有很大的提升,提高了存储测试系统的整体性能。

关键词： NAND FLASH 无效块管理存储测试铁电存储器

在线全文

学校读者我要写书评

暂无评论

存储式弹载数据记录仪存储可靠性技术研究

兵器装备工程学报 2019年第1期40卷 159-162页

作者：朱金瑞王代华苏尚恩王晓楠中北大学仪器科学与动态测试教育部重点实验室太原030051 中北大学电子测试技术国家重点实验室太原030051 北方导航控制技术股份有限公司北京100176

采用无效块管理技术和ECC校验技术,进行了弹载数据记录仪存储逻辑方案设计,并给出两种可靠性存储技术的具体实现手段,提高了测试数据的完整性和可靠性。经过系统功能测试,验证了该系统存储逻辑正确、数据准确、可靠性高,具有良好的可移... 详细信息

采用无效块管理技术和ECC校验技术,进行了弹载数据记录仪存储逻辑方案设计,并给出两种可靠性存储技术的具体实现手段,提高了测试数据的完整性和可靠性。经过系统功能测试,验证了该系统存储逻辑正确、数据准确、可靠性高,具有良好的可移植性和推广价值。

关键词：存储测试数据采集 NAND Flash 无效块管理 ECC校验

在线全文

学校读者我要写书评

暂无评论

机载多通道信号采集系统研究

机载多通道信号采集系统研究

作者：朱金瑞中北大学

学位级别：硕士

本课题来源于某型无人机多通道信号测试需求,记录无人机飞行过程中各类工作参数,在飞行结束后对测试数据进行回读与分析,为新机研制、事故和故障排查提供可靠依据。本文结合国内外研究现状,根据课题相关技术指标要求,考虑实际应用环境,... 详细信息

本课题来源于某型无人机多通道信号测试需求,记录无人机飞行过程中各类工作参数,在飞行结束后对测试数据进行回读与分析,为新机研制、事故和故障排查提供可靠依据。本文结合国内外研究现状,根据课题相关技术指标要求,考虑实际应用环境,研究并设计了一种机载多通道信号采集系统。本系统采用模块化和自顶向下的设计思想制定总体方案,从硬件电路和控制逻辑两方面展开设计工作。硬件电路部分由模拟量采集板、数字量收发板、核心控制板和电源管理板四部分构成。以多路模拟开关+单片A/D转换器的方式实现对16路模拟信号的采样;以带隔离的RS422转换芯片完成8路数字信号的收发;以Spartan-6系列FPGA为核心控制芯片;以NAND Flash为存储器;采用千兆以太网实现与上位机的数据传输;设计高效率、低功耗的电源管理模块为系统各部分供电。控制逻辑设计主要包括:模拟量采集控制;数字量收发控制;存储器无效块管理和ECC校验以及读、写、擦除操作控制和千兆以太网通信接口的MAC层驱动控制。本课题设计的多通道信号采集系统已在实验室环境下对各功能指标进行了测试和验证,测试结果表明:系统工作正常,模拟量采集过程中通道切换与A/D采样时序配合无误,采集精度优于0.3%;各数字通道数据收发准确,无丢帧情况;通过千兆以太网接口与上位机实现高速、高可靠性的数据传输,传输速度可以达到900Mbps以上,未出现误码现象,满足设计指标要求,具有较好的使用和推广价值。

关键词：多通道信号采集无效块管理 ECC校验千兆以太网 CRC校验

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于闪存阵列的数据汇集系统的设计与实现

基于闪存阵列的数据汇集系统的设计与实现

作者：王晓升中北大学

学位级别：硕士

随着数字化、网络化以及大数据的推广，存储测试也朝着大容量、多通道、多接口形式以及分布式的方向发展。为此本课题设计了基于闪存阵列的数据汇集系统，并提出系统设计方案。系统包含两部分，分别是负责存储的NAND FLASH阵列和对多路... 详细信息

随着数字化、网络化以及大数据的推广，存储测试也朝着大容量、多通道、多接口形式以及分布式的方向发展。为此本课题设计了基于闪存阵列的数据汇集系统，并提出系统设计方案。系统包含两部分，分别是负责存储的NAND FLASH阵列和对多路数据进行接收、编帧和发送的系统。NAND FLASH阵列的规模为4×4，采用位扩展技术进行构建;采用DMA技术和分时加载的方式可以将其存储速度提高到64MB/S，同时针对FLASH的无效块管理问题，选择了控制逻辑易实现的全相关的管理方法。在此基础之上，介绍了采用SOPC技术实现的存储阵列的内部框图以及对系统的控制的软件流程图。数据汇集系统则主要由数据接收模块，数据缓存FIFO，FIFO读写控制单元，编帧单元，长线传输单元组成。数据接收模块完成多通道、多接口形式数据的接收，在FIFO读写控制单元的控制下，FIFO将数据进行缓存;编帧单元则是将缓存的数据有序地、准确地取出，并对这些数据进行编帧处理，提高数据接收的可靠性;编帧后的数据通过长线传输单元以LVDS的形式传输至存储阵列，数据传输速度可达300Mbps。本课题利用VHDL对各个模块进行设计，综合后通过Modelsim对其仿真，从仿真结果来看，各模块实现了相应的功能，满足系统的要求。最后用上位机对系统进行了连调测试，将其通过数据分析，证明系统的达到了指标要求，数据没有丢失，验证了系统的可行性。

关键词：存储阵列数据汇集编帧 VHDL 无效块管理