检索结果-南通市图书馆

HEVC整像素运动估计的并行螺旋搜索算法及其硬件实现

在线全文

学校读者我要写书评

暂无评论

福州大学学报（自然科学版） 2022年第1期50卷 31-38页

作者：张志勇施隆照杨小玲罗隆福州大学物理与信息工程学院福建福州350108

为了能够在硬件上有效减少整像素运动估计(IME)的计算复杂度,提出一种基于并行螺旋搜索算法的整像素运动估计硬件架构设计方案.该设计按照螺旋顺序,首先,由中心向四周扩散的方式逐点搜索;其次,在搜索过程中每一个搜索点处同时处理所有PU... 详细信息

为了能够在硬件上有效减少整像素运动估计(IME)的计算复杂度,提出一种基于并行螺旋搜索算法的整像素运动估计硬件架构设计方案.该设计按照螺旋顺序,首先,由中心向四周扩散的方式逐点搜索;其次,在搜索过程中每一个搜索点处同时处理所有PU块,通过这种PU块共享搜索过程的方式来减少周期数;最后,通过提前结束判断的方式,跳过不必要的搜索点,进一步减少周期数.用Verilog语言进行硬件描述,利用VCS工具进行仿真,且仿真SAD结果与HEVC参考软件(HM)结果数据一致,证明其正确性;通过对多个序列进行测试,平均每1733.4个时钟处理一个64 px×64 px大小的CTU.硬件框架在VIVADO平台下,用Virtex-7系列芯片进行综合,得到工作频率为198 MHz,能够实现4 K@56.4 f·s^(-1)的吞吐率.

关键词：视频编码 HEVC 整像素运动估计并行螺旋搜索

适用于AVS的高性能整像素运动估计硬件设计

在线全文

学校读者我要写书评

暂无评论

电子技术应用 2013年第1期39卷 40-42,46页

作者：吴燕秀王法翔福州大学物理与信息工程学院福建福州350002 福建省集成电路中心福建福州350002

提出了一种适用于AVS的高性能整像素运动估计的硬件设计。该设计采用了二维内置SAD加法树计算阵列结构,通过合理的安排片上存储,极大地降低了I/O带宽;运用了加1电路选择进位加法器,进一步缩小了结构面积,提高了处理速度。实验表明,使用S... 详细信息

提出了一种适用于AVS的高性能整像素运动估计的硬件设计。该设计采用了二维内置SAD加法树计算阵列结构,通过合理的安排片上存储,极大地降低了I/O带宽;运用了加1电路选择进位加法器,进一步缩小了结构面积,提高了处理速度。实验表明,使用SMIC 0.18μm CMOS工艺库在250 MHz频率下综合,所提出的结构只需102 K门,满足对AVS高清视频实时处理的要求。

关键词： AVS 视频编码整像素运动估计硬件设计

H.264整像素运动估计的FPGA设计与实现

在线全文

学校读者我要写书评

暂无评论

H.264整像素运动估计的FPGA设计与实现

作者：胡双西安电子科技大学

学位级别：硕士

H.264是当今最流行的视频压缩编码标准，它比以往的视频标准具有更好的性能。运动估计是H.264标准中关键性的技术之一，它能有效地去除视频图像之间的时间冗余，获得很高的视频编码效率，但这是以巨大的计算量为代价的，它占到了整个编... 详细信息

H.264是当今最流行的视频压缩编码标准，它比以往的视频标准具有更好的性能。运动估计是H.264标准中关键性的技术之一，它能有效地去除视频图像之间的时间冗余，获得很高的视频编码效率，但这是以巨大的计算量为代价的，它占到了整个编码的计算量的60%-80%。随着FPGA技术的持续发展，块尺寸可变的运动估计基于硬件的算法设计与实现成为了当前人们研究的热点之一。本文首先对视频编码技术的发展做了简要的介绍，详细分析了运动估计的块匹配原理和常用的搜索算法，对FPGA的特点和设计流程也做了简单说明，这些是本文的理论基础。其次给出了整像素运动估计硬件结构的整体设计方案：在运动估计搜索算法方面使用全搜索块匹配的方式;对比分析了四种片内数据复用方式Level Aevel D的优劣，并选择其中的Level C数据复用方式，能够在节省片内存储资源的同时减少从片外获取数据的带宽;在多种子块的SAD计算时使用2-D树状加法结构，可以提高硬件的利用率;在参考图像的边界使用虚拟连接的方式，使参考数据的更新时序更加简单、规律和有效。基于上述设计思路，对各个主要模块的功能、流程和结构进行了分析并使用Verilog HDL硬件描述语言实现了整个模块。最后，利用自动验证模型使用大量数据对模块进行了验证，并比较了软件模型和模块的结果，验证了模块逻辑的正确性。在xc6vlx240t硬件平台上利用ISE进行了综合验证，仿真结果表明，总共占用了11569个寄存器、33773个LUTS和9个Block RAM。最高工作频率可以达到195MHz，处理一个宏块需要345个时钟周期，能够满足1080p图像的处理。与已有的设计相比，在宏块处理的速度以及片内资源使用方面更有优势。

关键词： H.264 FPGA 整像素运动估计

H.264/AVC中整像素运动估计算法的研究及改进

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

H.264/AVC中整像素运动估计算法的研究及改进

作者：白云中南民族大学

学位级别：硕士

随着数字化技术和网络应用技术的不断提高、以及多媒体通信业务的大幅增加,视频图像的数据也变得越来越大。但是由于信道容量有限,因此在对所得到的数据进行传输之前,必须采用压缩技术。H.264/AVC作为最新的视频压缩编码标准,在视频数... 详细信息

随着数字化技术和网络应用技术的不断提高、以及多媒体通信业务的大幅增加,视频图像的数据也变得越来越大。但是由于信道容量有限,因此在对所得到的数据进行传输之前,必须采用压缩技术。H.264/AVC作为最新的视频压缩编码标准,在视频数据压缩方面提供了很好的技术支持。但是,H.264/AVC标准中运动估计实现运算量非常大,成为视频编码实时实现的主要瓶颈。因而运动估计的快速实现对提高视频数据压缩编码系统的性能具有重要意义。本文以基于H.264/AVC标准中运动估计算法的快速实现为目标,主要开展了两个方面的研究工作:（a）深入研究了非对称十字型多层次六边形格点搜索（UMHexagonS）算法,分析比较了国内外学者针对UMHexagonS算法提出的各种优化技术;（b）提出了一种基于方向信息的整像素运动估计UMHexagonS改进算法,并在JM12.2测试环境下完成了对算法的有效性验证。论文首先描述了H.264/AVC视频压缩标准的基本原理和关键技术;介绍了三步法,四步法,菱形法,六边形法经典的运动估计算法,分析了各自的优缺点;指出了三步法、四步法、菱形法、六边形法虽然可以大大加快运动估计的搜索速度,但是由于搜索步长过大,容易陷入局部最小。详细分析了原始的UMHexagonS算法及其当前针对该算法提出的各种优化技术,包括起始搜索点预测、匹配准则、搜索模板、自适应的搜索窗、早期终止机制等。重点研究了一种针对模板优化的Multi-Octagon-Grid算法,并进行了仿真分析。提出了一种基于方向信息的整像素运动估计UMHexagonS改进算法,该算法针对UMHexagonS算法采用的搜索模板进行了优化。通过利用UMHexagonS算法中非对称十字型搜索水平及垂直方向上的运动估计的成本大小和方向信息,自适应地将原始25点的正方形搜索修改为最大7点搜索,以及将16点非均匀多层次六边形格点搜索修改为最大4点搜索,从而有效实现了减少搜索点数,节省搜索时间。在相同的测试环境和测试序列条件下,将本文提出的改进算法与Multi-Octagon-Grid算法和原始的UMHexagonS算法进行了性能比较分析。实验结果表明,本文提出的改进算法在保证原有UMHexagonS算法码率失真性能的同时,在整数运动估计时间与搜索点数方面较UMHexagonS算法和Multi-Octagon-Grid算法都有较大的减少。

关键词：视频编码整像素运动估计 UMHexagonS算法运动估计成本方向自适应搜索

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于方向信息的快速整像素运动估计优化

中南民族大学学报（自然科学版） 2010年第1期29卷 62-67,77页

作者：熊承义白云中南民族大学电子信息工程学院武汉430074

针对H．264／AVC标准采用的UMHexagonS整像素运动估计算法，提出了一种进一步降低其运算复杂度的改进方法．通过利用UMHexagonS算法中非对称十字型搜索中水平及垂直方向上的运动估计的成本大小和方向信息，自适应地将25点的正方形搜索... 详细信息

针对H．264／AVC标准采用的UMHexagonS整像素运动估计算法，提出了一种进一步降低其运算复杂度的改进方法．通过利用UMHexagonS算法中非对称十字型搜索中水平及垂直方向上的运动估计的成本大小和方向信息，自适应地将25点的正方形搜索修改为最大7点搜索，以及将16点非均匀多层次六边形格点搜索修改为最大4点搜索，从而实现减少搜索点数，节省搜索时间．实验结果表明，提出的算法在保证原有UMHexagonS算法码率失真性能的同时，能节省大约23％～42％整像素运动估计时间．

关键词：视频编码整像素运动估计 UMHexagonS算法运动估计成本方向自适应搜索

HEVC编码器中运动估计的VLSI架构设计

在线全文

学校读者我要写书评

暂无评论

HEVC编码器中运动估计的VLSI架构设计

作者：刘凯丽中国科学技术大学

学位级别：硕士

随着视频技术的发展,视频的分辨率变得越来越高。目前,高清、超高清视频已经成为主流,相应每一帧视频信息量也急剧增加,对超高清视频的存储和传输带来极大挑战。视频编码技术可以为视频的压缩和传输提供了很好的解决方案。最新的视频编... 详细信息

随着视频技术的发展,视频的分辨率变得越来越高。目前,高清、超高清视频已经成为主流,相应每一帧视频信息量也急剧增加,对超高清视频的存储和传输带来极大挑战。视频编码技术可以为视频的压缩和传输提供了很好的解决方案。最新的视频编码标准HEVC/H.265（High Efficiency Video Coding）,为高清和超高清视频提供了良好的压缩效率。在相同视频清晰度的情况下,HEVC比上一代视频编码标准H.264减少了近50%的编码比特率。在提高压缩率的同时,HEVC编码复杂度和编码时间也相应的增加,对视频编解码的实时性非常不利。因此,为了实现超高清视频的实时传输,需要设计高吞吐和高性能的HEVC编解码芯片。本文主要围绕HEVC编码器中帧间预测,提出了一种高吞吐的整像素运动估计和分像素运动估计的硬件架构。具体工作如下:（1）运动估计是HEVC帧间预测中最核心的模块,为了提高视频图像的压缩效率,其预测单元（PU）的尺寸和数量都急剧增加,造成运动估计的高复杂度,为高清和超高清视频的实时处理带来巨大挑战。本文针对整像素运动估计,提出了一种适合硬件实现的运动估计算法,并设计了硬件架构。该算法分为粗搜索和细搜索两个阶段,对同一深度的预测单元共享了其粗搜索结果,增大了细搜索阶段PU的并行度。对硬件设计部分,在粗搜索阶段,设计了一种层次复用的参考像素调度策略,并为其组织了流水线结构,保证了参考像素的完全复用和实现了搜索点之间有规律的流水线匹配代价计算;在细搜索阶段,采用光栅扫描式搜索策略,复用了粗搜索时的参考像素寄存器和SAD计算单元,大大减少了硬件资源。在90nm的工艺下,综合结果表明最高频率可以达到377MHz,在搜索范围为±64时,能够达到超高清视频图像3840×2160@60fps的实时处理速度。（2）本文针对运动估计中分像素运动模块进行了硬件设计,对插值计算单元设计了共享半像素和1/4像素滤波器的插值滤波单元,并在不同插值位置间共享插值结果,减少了插值个数。通过分析搜索点的数据的处理顺序,不同搜索阶段,设计了插值和匹配代价计算单元流水线结构,并优化了插值滤波单元电路结构。最后可达到3840×2160@30fps的处理速度。

关键词： HEVC 硬件设计整像素运动估计分像素运动估计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

AVS运动估计模块硬件设计

AVS运动估计模块硬件设计

作者：童祯山东大学

学位级别：硕士

近年来,随着数字媒体和互联网的高速发展,高清视频、手机视频、网络视频、视频监控等新应用不断出现,使得视频数据呈爆炸式增长。我国目前产品主要是采用的H.264的国际标准,需要花费昂贵的专利费用。在这样的背景下,AVS视频标准应运而... 详细信息

近年来,随着数字媒体和互联网的高速发展,高清视频、手机视频、网络视频、视频监控等新应用不断出现,使得视频数据呈爆炸式增长。我国目前产品主要是采用的H.264的国际标准,需要花费昂贵的专利费用。在这样的背景下,AVS视频标准应运而生。本文主要对整像素运动估计模块和分像素运动估计模块作了深入的研究和探讨。本文针对高清视频编码设计需求,综合考虑芯片面积、编码速度以及复杂度等原则,对AVS编码标准中的整像素运动估计模块和分像素运动估计模块的算法进行了深入的分析,并对硬件结构进行了优化,然后对优化了的各个模块编写RTL代码。在整像素运动估计模块的设计中,采用分层的二维阵列全搜索运动估计硬件结构,该结构以8×8子块为最小处理单元,主要在处理单元的并行结构设计以及存储器设计方面作出了改进,实现了一列像素并行处理,节约了硬件资源和编码时间。在分像素运动估计模块的设计中,采用1/2像素运动估计和1/4像素运动估计并行处理的硬件结构,该结构数据流规则,控制简单,同样也实现了一列/行像素并行处理,提高了分像素运动估计速度。本设计采用的是Atera公司Cyclone Ⅱ EP2C35F672C6芯片,使用QuartusⅡ进行编译综合。在完成各个模块的RTL设计后,编写testbench仿真文件,使用ModelSim仿真工具进行功能仿真。验证和综合的结果表明,本设计模块达到了预期的目标,完全能满足1080P@30fps高清视频编码的要求。

关键词： AVS 整像素运动估计分像素运动估计并行处理

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

实时超高清HEVC视频编码器关键模块设计

实时超高清HEVC视频编码器关键模块设计

作者：叶新浙江大学

学位级别：硕士

随着高清视频应用的日趋流行和视频源数量的不断增加,对视频数据的传输和存储遇到了巨大的挑战。为此,国际电信联盟和国际标准化组织联合制订了新一代高效视频编码标准HEVC。与以往的标准相比,HEVC在大幅提升压缩效率的同时也造成了实... 详细信息

随着高清视频应用的日趋流行和视频源数量的不断增加,对视频数据的传输和存储遇到了巨大的挑战。为此,国际电信联盟和国际标准化组织联合制订了新一代高效视频编码标准HEVC。与以往的标准相比,HEVC在大幅提升压缩效率的同时也造成了实现复杂度的增加。因此,研究HEVC视频编码器及其关键模块设计具有重要的学术和应用价值。本文首先介绍了视频编码技术的研究背景、基本原理和标准化进程,全面分析了HEVC标准的各项关键技术,阐述了视频编码硬件实现方案的优势和必要性。随后,针对超高清HEVC编码器的部分关键模块,包括整像素运动估计、分像素运动估计和去块效应滤波等,进行了深入的分析与研究,提出了创新的算法和结构设计方案： ●设计整像素运动估计模块时,针对由HEVC灵活的编码块结构和超高清视频应用带来的巨大运算复杂度,本文提出了一种能够同时处理多种预测单元的并行聚集树搜索算法。该算法利用运动矢量的相关性,结合共享搜索中心、合并计算匹配代价等设计方案,可以在不同预测单元间逐级高效地共享搜索过程,显著提高了模块的处理能力。 ●对于分像素运动估计,本文采用流水线技术将分像素插值与匹配搜索紧密耦合,在提升模块性能的同时避免了缓存大量分像素数据。并在不同搜索位置间对插值结果进行共享,降低了运算复杂度。通过分析插值计算的数据依赖关系,配合流水线结构实现了无数据冲突的处理过程。并深度优化了插值滤波器的电路结构。 ●与前代标准相比,HEVC的去块效应滤波技术有较大改进,复杂度略有下降。因此,其设计关键是在满足超高清视频处理能力的同时降低资源开销。针对算法特性和数据依赖关系,本文提出了全新的混合流水线结构和处理单元组织方式,及对应的处理顺序。模块最终仅使用了一份滤波计算结构和少量单通道SRAM。本文还搭建了基于FPGA的可编程片上验证平台,对模块进行验证。综上所述,本文在综合考虑处理能力和实现代价的基础上,通过运用多层次的并行处理和流水线技术,在设计中高效共享数据和计算过程,对实时超高清HEVC视频编码器及其关键模块设计进行了较为深入的研究与实践。

关键词： HEVC标准硬件设计整像素运动估计分像素运动估计去块效应滤波

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

HEVC运动估计快速算法优化及硬件实现

广播电视网络 2020年第9期27卷 105-110页

作者：严丹钰施隆照陈清坤王炎福州大学

高效视频编码(HEVC)是当下应用最广泛的视频编码标准,拥有相比于其前身H.264更高的编码性能,但也具有更高的运算复杂度。运动估计作为一种重要的帧间预测模式,是整个视频编码计算量最大的部分之一。本文提出基于下采样思想的运动估计搜... 详细信息

高效视频编码(HEVC)是当下应用最广泛的视频编码标准,拥有相比于其前身H.264更高的编码性能,但也具有更高的运算复杂度。运动估计作为一种重要的帧间预测模式,是整个视频编码计算量最大的部分之一。本文提出基于下采样思想的运动估计搜索思路,分别针对整像素运动估计特点和分像素运动估计特点,采用了两种不同的搜索方案。对于整像素运动估计来说,根据预测单元深度信息和编码单元的划分信息进行分类,使大的宏块和小的宏块尽可能复用同一个计算单元,采用先粗选后细选的方式,既缩短了搜索时长又保证搜索准确度。对于分像素运动估计,采用最中心的子块进行分像素插值,使计算绝对变换差和(SATD,Sum of Absolute Transform Difference)电路的利用率得到最大化。实验证明,本文提出的运动估计算法模型只增加1.56%的BD-rate,同时能有效降低硬件实现的难度、计算复杂度与硬件的开支。

关键词： HEVC 整像素运动估计分像素运动估计硬件实现