检索结果-南通市图书馆

一种基于状态机的数字逻辑系统的功能验证方法

在线全文

学校读者我要写书评

暂无评论

一种基于状态机的数字逻辑系统的功能验证方法

作者：袁军西南交通大学

学位级别：硕士

在过去十年里集成电路变得愈加的复杂和昂贵,工业上开始采用新的设计方法,被广泛提及的是基于重用的片上系统设计（System-on-Chip,SoC）。它把一个系统划分成若干子功能模块,而这些子功能模块可通过IP核（IntellectualProperty,IP）)... 详细信息

在过去十年里集成电路变得愈加的复杂和昂贵,工业上开始采用新的设计方法,被广泛提及的是基于重用的片上系统设计（System-on-Chip,SoC）。它把一个系统划分成若干子功能模块,而这些子功能模块可通过IP核（IntellectualProperty,IP）)的方式从内部或三方资源中得到,然后把这些IP核集成到一块芯片上实现整个系统的功能。在这种设计策略中,越来越多的功能模块需要用IP核来实现,因此IP核就显得越来越重要了。如果IP核实现的功能有问题,那么整个系统也将毫无疑问的失败。在现代设计系统中,有很多部分的功能是需要用数字逻辑模块来实现的,因此数字逻辑系统设计的功能的正确性成为了当前关注的问题。数字系统的设计开始于描述实现意图和行为的原始构想,然后经过反复的逐级细化,直到得出布图文件为止。数字系统的每一级细化都需要确认设计实现满足系统的原始设计意图,功能验证就是为了确认设计实现满足系统功能规范中定义的所需功能而提出的。有很多方法可以用在数字逻辑系统的功能验证中,如基于仿真的验证和形式化验证等。无论那种方法都需要得出系统功能和性质,然后加以处理。如果要完备地验证待测设计就需要完全的提取出系统的功能和性质。因此本文针对完备功能提取提出了一种基于状态机的功能验证方法,它以基于状态机的完备功能提取理论为基础,通过建立系统状态机模型生成以RTL模型为对象的完备测试向量,然后利用这些完备的测试向量在仿真验证中实现待测设计的完备功能验证。在本文中,首先利用MATLAB/Stateflow根据系统功能规范建立了待测设计的状态机模型,并利用MATLAB提供的Simulink仿真环境对状态机模型进行仿真验证确认它满足系统需求。然后利用基于状态机的功能提取理论从已建立的状态机模型中提取出系统的完全功能和性质。最后利用这些功能和性质生成测试向量在仿真工具ModelSim中确认设计满足系统原始设计意图。通用串行接收/发送器（Universal Asynchronous Receiver/Transmitter,UART）在现代设计中是一种常用模块,所以在本文中以此为例讲述基于状态机的功能验证方法的实现过程,并证明方法的有效性和可行性。

关键词：功能验证状态机数字逻辑系统测试平台

同方学位论文库评论

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

数字逻辑系统中两种符号的正确辨析

实验室研究与探索 2003年第1期22卷 65-65,68页

作者：杜丽霞兰州铁道学院信息与电气工程学院甘肃兰州730070

在数字逻辑系统中,有两种常用的标注符号容易引起混淆。本文给出了正确辨析方法,以利于读图和绘图。

关键词：数字逻辑系统标注符号 “非”符号 “O“符号辨析逻辑电路图

在线全文

学校读者我要写书评

暂无评论

数字逻辑系统中两种符号的正确辨析

甘肃科学学报 2002年第4期14卷 88-90页

作者：贾应虎中国铁道通信信息有限公司天水分公司甘肃陇西748000

　对数字逻辑系统中两种常用的容易引起混淆的标注符号给出了正确辨析方法,以利于读图和绘图.

关键词：数字逻辑系统逻辑符号逻辑变量逻辑电路辨析方法

“数字逻辑系统与设计”课程建设与改革的实践探索

在线全文

学校读者我要写书评

暂无评论

常州工学院学报 2005年第2期18卷 82-85页

作者：徐维蒋渭忠过军常州工学院电子信息与电气工程学院江苏常州213002

介绍了数字逻辑系统与设计课程建设与改革的目标,对该课程进行的改革与实践,通过对改革内容、教学方法、成绩评定办法等方面的研究与探索,总结了一些改革经验。

关键词：数字逻辑系统课程建设设计改革内容教学方法评定办法

在线全文

学校读者我要写书评

暂无评论

基于ISP器件的多功能数字逻辑系统的研制

漳州师范学院学报（自然科学版） 2004年第3期17卷 44-48页

作者：关贵清宁德师范高等专科学校物理系福建宁德352100

为适应现代电子技术教学和推动EDA教学,作者研制了基于ISP器件的多功能数字逻辑系统,本文介绍了本开发系统设计指导思想、硬件结构及其实验功能.

关键词：数字逻辑系统 ISP器件 EDA教学硬件结构多功能开发系统实验功能指导思想适应作者

在线全文

学校读者我要写书评

暂无评论

用Verilog-HDL设计数字逻辑系统

计算机工程 2000年第12期26卷 110-112页

作者：马朝李颖杨明上海交通大学信息检测技术与仪器系上海200030

介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较，展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。

关键词：数字逻辑系统 Verilog-HDL 数字电路设计

在线全文

学校读者我要写书评

暂无评论

“数字逻辑系统设计”课程教学改革的探讨

青春岁月 2016年第11期 85-85页

作者：林炳煌陈栋九江学院电子工程学院

"数字逻辑系统设计"是电信专业应用性和实践性较强的课程,为激发学生的能动性,提高学校效果,培养学生的综合素养和设计能力,本文对该课程教学方式、学生兴趣、考核方式三个方面进行了探讨,培养应用型、实用性专门人才,以适应行业需求。

关键词：数字逻辑系统教学方式学生兴趣考核方式

在线全文

同方期刊数据库

学校读者我要写书评

暂无评论

采用少量元件的可编程延迟线

微电子学与计算机 1990年第10期7卷 25-26页

作者： Avner Rochmilevitch 周仲玉常州电子计算机厂

在数字逻辑系统中,延迟线有许多重要的作用.本文介绍一个可编程、多通道的延迟系统,其特点是简单、价格低、采用的元件少.虽然电路不复杂,但可在字宽和字长方面进行扩充;在工作过程中,其延迟时间可在0.1微秒至10秒之间变动,而且还可以... 详细信息

在数字逻辑系统中,延迟线有许多重要的作用.本文介绍一个可编程、多通道的延迟系统,其特点是简单、价格低、采用的元件少.虽然电路不复杂,但可在字宽和字长方面进行扩充;在工作过程中,其延迟时间可在0.1微秒至10秒之间变动,而且还可以由微处理机(或随机—逻辑电路)控制.为了实现延迟,电路采用了一个FIFO(先进先出)缓冲器作为一个字宽移位寄存器.可编程宽度为N(见图1).8位字输入中的每一位可以看作是一个单独的通道,所有的通道同时被延迟.写入到FIFO 中的数目,在FIFO 里一直是保持固定的.于是,每个字在输出之前必须在FIFO 缓冲器里穿过N 次.这一动作过程就产生了延迟.如果将FIFO缓冲器并联,就可以增加字宽或通道数目;如果将FIFO 缓冲器串联,就可以增加字长或延迟时间.时钟输入速率确定了电路的延迟分辨率.操作的初始阶段包括将N 个任意字装入到FIFO

关键词：延迟线数字逻辑系统可编程

在线全文

学校读者我要写书评

暂无评论

在RTL级革新系统级单芯片设计方法

中国集成电路 2005年第4期14卷 31-38页

作者： Chris Rowen 总裁兼CEO

一、在RTL级应用革命性创新技术(disruption)来设计系统级单芯片(SoC)Clayton Christensen提出了一种革命性创新技术,可以使产品设计成本和设计的便利性达到了一个新水平.而且已逐渐在市场上应用成功,渐渐取得技术领导者的地位.一种崭... 详细信息

一、在RTL级应用革命性创新技术(disruption)来设计系统级单芯片(SoC)Clayton Christensen提出了一种革命性创新技术,可以使产品设计成本和设计的便利性达到了一个新水平.而且已逐渐在市场上应用成功,渐渐取得技术领导者的地位.一种崭新的基础型微处理器--可配置微处理器--结合高生产效率的完整软件,以编程方式发挥惊奇的效能和逻辑电路的最佳效率.这种新技术有可能打破传统的微处理器市场,也可能改变数字逻辑系统的设计方法.

关键词：设计方法单芯片系统级 RTL 革新微处理器数字逻辑系统设计成本创新技术最佳效率逻辑电路编程方式生产效率革命性领导者可配置基础型市场