咨询与建议
  • 全部检索
  • 电子图书
  • 电子期刊
  • 纸本馆藏
  • 南通市公共图书馆
高级检索

限定检索结果

文献类型

  • 4 篇 期刊文献

馆藏范围

  • 4 篇 电子文献
  • 0 种 纸本馆藏

日期分布

学科分类号

  • 4 篇 工学
    • 3 篇 计算机科学与技术...
    • 2 篇 电子科学与技术（可...
    • 1 篇 信息与通信工程
    • 1 篇 控制科学与工程
    • 1 篇 软件工程

主题

  • 4 篇 接口转换逻辑
  • 2 篇 功耗优化
  • 1 篇 伪双口随机存储器...
  • 1 篇 物理层
  • 1 篇 ram
  • 1 篇 格雷码
  • 1 篇 设计
  • 1 篇 链路层
  • 1 篇 单口ram
  • 1 篇 面积优化
  • 1 篇 伪双口ram
  • 1 篇 宽带网络
  • 1 篇 sp
  • 1 篇 单口随机存储器(s...
  • 1 篇 tp
  • 1 篇 网络通信
  • 1 篇 自适应门控时钟

机构

  • 3 篇 西安培华学院
  • 2 篇 西安电子科技大学
  • 1 篇 中国科技大学

作者

  • 3 篇 周清军
  • 2 篇 刘红侠
  • 1 篇 陆增援
  • 1 篇 陈曦
  • 1 篇 吴义宝
  • 1 篇 安琪
  • 1 篇 邢静

语言

  • 4 篇 中文
检索条件"主题词=接口转换逻辑"
共 4 条 记 录，以下是1-10 订阅
全选 清除本页 清除全部 题录导出 标记到"检索档案"
详细 简洁
排序：
物理层与链路层间接口转换逻辑的设计与实现
收藏
分享
引用
数据采集与处理 2003年 第3期18卷 351-355页
作者： 陆增援 陈曦 吴义宝 安琪 中国科技大学近代物理系 合肥230027
论述了物理层的 IX BUS总线与链路层的 POS PHY接口之间的接口转换逻辑的设计 ,详细介绍了 IXBUS总线接口逻辑设计和 POS PHY接口逻辑设计 ,包括时钟设计的实现、虚拟输出队列的实现、POS PHYLEVEL3接口控制的实现和 IX BUS总线 BURST... 详细信息
来源： 维普期刊数据库 维普期刊数据库 同方期刊数据库 同方期刊数据库 评论
SoC中的伪双口RAM优化设计方法及应用
收藏
分享
引用
计算机辅助设计与图形学学报 2017年 第2期29卷 372-376页
作者： 周清军 刘红侠 西安培华学院中兴电信学院 西安710125 西安电子科技大学宽禁带半导体材料与器件教育部重点实验室 西安710071
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法.该方法将SoC中的TP RAM替换成SP RAM,并在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,以保持对外接口不变.将文中方法应用于一款多核SoC芯片,该芯片经... 详细信息
来源： 维普期刊数据库 维普期刊数据库 同方期刊数据库 同方期刊数据库 评论
TP RAM的低功耗优化设计及应用
收藏
分享
引用
计算机工程与应用 2017年 第16期53卷 237-240,257页
作者： 周清军 刘红侠 西安培华学院中兴电信学院 西安710125 西安电子科技大学宽禁带半导体材料与器件教育部重点实验室 西安710071
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地... 详细信息
来源： 维普期刊数据库 维普期刊数据库 同方期刊数据库 同方期刊数据库 评论
TP RAM的低功耗设计及应用
收藏
分享
引用
电路与系统 2017年 第1期6卷 1-7页
作者： 周清军 邢静 西安培华学院中兴电信学院 陕西西安
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,并在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。将文中方法应用于一款多核SoC芯片,该芯片经TS... 详细信息
来源： 维普期刊数据库 维普期刊数据库 评论
全选 清除本页 清除全部 题录导出 标记到“检索档案”
共1页 <<  < 1 >  >>
回到顶部
执行限定条件