检索结果-南通市图书馆

在线全文

学校读者我要写书评

暂无评论

基于现场可编程器件的全数字成形滤波器实现

北京理工大学学报 2003年第5期23卷 609-612页

作者：喻应芝王爱华周荣花北京理工大学信息科学技术学院电子工程系北京100081

研究全数字基带成形滤波器的实现.根据数字通信中的基带传输原理,分析基带传输中成形滤波的必要性和几种常见实现方法的优缺点.选择了其中的查表法,并通过采用基于现场可编程门阵列器件的硬件描述语言,对该方法进行了全面的仿真和分析.... 详细信息

研究全数字基带成形滤波器的实现.根据数字通信中的基带传输原理,分析基带传输中成形滤波的必要性和几种常见实现方法的优缺点.选择了其中的查表法,并通过采用基于现场可编程门阵列器件的硬件描述语言,对该方法进行了全面的仿真和分析.采用该技术实现的全数字成形滤波器可以针对不同速率及指标在系统中方便地进行修改.符合未来数字通信软件化的趋势,在软件无线电中有广阔的应用前景.

关键词：现场可编程门阵列根升余弦滤波器查表法成形滤波

E-band通信系统中高速并行FIR成形滤波器设计

在线全文

学校读者我要写书评

暂无评论

电讯技术 2013年第9期53卷 1223-1228页

作者：钟文斌周志刚王丽云李超中国科学院上海微系统与信息技术研究所宽带无线技术实验室上海200050

为实现E-band(E频段)通信系统中的高速成形滤波,在已有快速FIR滤波算法(FFA)基础上,通过快速短卷积迭代以及张量展开算法,设计了一种高速并行FIR成形滤波器,并进行硬件复杂度分析与时延分析。浮点和定点数仿真验证结果表明,所设计高速... 详细信息

为实现E-band(E频段)通信系统中的高速成形滤波,在已有快速FIR滤波算法(FFA)基础上,通过快速短卷积迭代以及张量展开算法,设计了一种高速并行FIR成形滤波器,并进行硬件复杂度分析与时延分析。浮点和定点数仿真验证结果表明,所设计高速并行滤波器在硬件实现上可减少21%的乘法运算操作和1314%的时延单元,6比特以上小数量化可达到系统成形滤波需求。

关键词： E-band通信系统并行FIR结构成形滤波短卷积迭代定点仿真

在线全文

学校读者我要写书评

暂无评论

变速率基带脉冲成形滤波技术

现代防御技术 2019年第3期47卷 155-161页

作者：盛德卫高阳文海北京电子工程总体研究所

无线信道带宽资源有限,为了抑制码间干扰并提高频带利用率,必须对基带脉冲信号进行成形滤波。针对常规的查表法和可变插值滤波器法存在硬件资源消耗大和无法适应数据速率连续变化的问题,给出了一种改进方法;首先对待成形滤波的数据进行... 详细信息

无线信道带宽资源有限,为了抑制码间干扰并提高频带利用率,必须对基带脉冲信号进行成形滤波。针对常规的查表法和可变插值滤波器法存在硬件资源消耗大和无法适应数据速率连续变化的问题,给出了一种改进方法;首先对待成形滤波的数据进行变速率降采样处理,经过FIR成形滤波器,最后通过变速率线性内插完成上采样处理。理论推导和仿真均验证了方法的有效性。该方法易于FPGA实现,相对常规方法降低了实现复杂度和硬件资源,通过实测验证了方法可行性,并成功应用于某空间型号。

关键词：变速率码间干扰基带脉冲成形滤波降采样线性内插

一种数字调制信号的成形滤波滚降系数估计方法

在线全文

学校读者我要写书评

暂无评论

舰船电子对抗 2018年第4期41卷 76-79,82页

作者：杨尚飞陆凤波海军研究院北京100161

针对常用数字通信调制信号的成形滤波器的滚降系数估计,提出了一种基于接收信号功率谱估计和求解非线性方程的参数估计方法。由于接收信号的理想功率谱为升余弦函数傅里叶变换的幅度谱,首先对功率谱进行反快速傅里叶变换,然后对余弦项... 详细信息

针对常用数字通信调制信号的成形滤波器的滚降系数估计,提出了一种基于接收信号功率谱估计和求解非线性方程的参数估计方法。由于接收信号的理想功率谱为升余弦函数傅里叶变换的幅度谱,首先对功率谱进行反快速傅里叶变换,然后对余弦项进行泰勒展开,最后通过解高次方程来估计滚降系数。通过不同参数条件下的仿真实验验证了所提出的参数估计方法的有效性。

关键词：参数估计滚降系数成形滤波逆傅里叶变换

高速并行2倍符号速率采样数字成形滤波实现及分析

在线全文

学校读者我要写书评

暂无评论

空间电子技术 2020年第5期17卷 40-44页

作者：胡西阁张伟王瑞靳凡王宇中国空间技术研究院西安分院西安710000

随着数传系统传输信息量的不断增大,需使用8PSK等高阶调制和成形滤波相结合进行传输。基于FPGA和高速DAC的数字成形滤波由于具有参数灵活可配置、适应性强等众多显著优势,正逐渐取代传统的模拟滤波器。由于传输速率很高,成形滤波采样倍... 详细信息

随着数传系统传输信息量的不断增大,需使用8PSK等高阶调制和成形滤波相结合进行传输。基于FPGA和高速DAC的数字成形滤波由于具有参数灵活可配置、适应性强等众多显著优势,正逐渐取代传统的模拟滤波器。由于传输速率很高,成形滤波采样倍数选择通常不能太高。为减轻DAC采样压力,减小FPGA与DAC之间传输数据速率,设计基于2倍符号速率采样的数字成形滤波器并通过查找表与并行滤波相结合的方法进行实现,所占用FPGA资源明显小于3倍采样。构建测量系统进行实物测试,测试结果表明:在8PSK 700Msps符号速率(信息速率2.1Gbps)传输条件下,进行2倍采样时,星载调制器EVM达到10.3%,动态幅度不平衡0.095dB,相位不平衡2.034°,主要性能指标满足工程应用使用需求。EVM虽稍差于3倍采样,但DAC采样频率降低了1/3,减小了FPGA与DAC之间传输数据速率,进而提升了传输效率,为后续星载高速调制器研制提供了参考,在高速率传输时具有广阔的应用前景。

关键词：并行 2倍采样成形滤波高速调制器

在线全文

学校读者我要写书评

暂无评论

一种X波段星载数传发射机成形滤波设计

电子设计工程 2023年第17期31卷 30-34,39页

作者：何林飞李晓飞韩俊博天津讯联科技有限公司天津300308

针对星载数传发射机的DAC采样时钟频率为110 MHz,符号速率为20 Msps,采样率与符号速率不满足整数倍关系,无法采用常规成形滤波处理的问题,设计一种可以支持非整数倍速率的成形滤波的方法,利用码NCO(数字振荡器)控制对输入码元进行取数... 详细信息

针对星载数传发射机的DAC采样时钟频率为110 MHz,符号速率为20 Msps,采样率与符号速率不满足整数倍关系,无法采用常规成形滤波处理的问题,设计一种可以支持非整数倍速率的成形滤波的方法,利用码NCO(数字振荡器)控制对输入码元进行取数和移位,码NCO截短相位实现对成形滤波器系数的ROM寻址。使用Matlab对符号周期Tb内不同相位点数的系数ROM的成形滤波效果进行仿真,得到频谱不失真系数ROM所需最小相位点数。在FPGA中使用Veriolog HDL语言对算法进行了工程化实现,并使用Modelsim软件进行了仿真。在X波段数传发射机硬件平台上采用频谱仪对成形滤波后信号的频谱和EVM(误差矢量幅度)进行了实测,结果表明,加入成形滤波后的信号EVM性能得到了2~3倍提升。

关键词： 110 MHz采样时钟频率成形滤波非整数倍速率 FPGA

在线全文

学校读者我要写书评

暂无评论

基于多级内插的基带信号成形滤波设计

通信技术 2008年第5期41卷 4-6页

作者：安勇牟容增陈家国阎跃鹏中国科学院微电子研究所北京100029

介绍了数字基带信号成形滤波的基本原理。针对软件无线电领域广泛应用的基带信号成形问题,提出了一种新型的基于多级内插的实现方案。给出了该方案的具体实现方法,并与传统的一级插值方法进行了比较。比较结果证明多级插值方案可以显著... 详细信息

介绍了数字基带信号成形滤波的基本原理。针对软件无线电领域广泛应用的基带信号成形问题,提出了一种新型的基于多级内插的实现方案。给出了该方案的具体实现方法,并与传统的一级插值方法进行了比较。比较结果证明多级插值方案可以显著节省硬件资源,并且成形后的基带信号具有更小的带内损耗和更大的带外抑制能力。该方案的可行性和优越性已经体现在浮标定位信息回传通讯系统中。

关键词：数字通讯基带信号成形滤波多级内插

在线全文

学校读者我要写书评

暂无评论

航空数据链路中的成形滤波器设计

航空数据链路中的成形滤波器设计

2014年航空试验测试技术峰会暨学术交流会

作者：李金喜陈顺方李裕中国航空无线电电子研究所

针对航空数据链路中的成形滤波器进行了研究,分析如何选择成形滤波器函数,阐述了成形滤波器的原理及实现结构,并对其进行Simulink仿真和FPGA实现。同时提出针对成形滤波器不同内插因子的一种FPGA实现结构,此结构以软件无线电通用化思想... 详细信息

针对航空数据链路中的成形滤波器进行了研究,分析如何选择成形滤波器函数,阐述了成形滤波器的原理及实现结构,并对其进行Simulink仿真和FPGA实现。同时提出针对成形滤波器不同内插因子的一种FPGA实现结构,此结构以软件无线电通用化思想为主,支持内插因子的可配置。结果表明,实现的成形滤波器指标符合航空数据链的需求,并已成功在工程实践中得到广泛应用。

关键词：航空数据链成形滤波滚降系数内插因子

来源： cnki会议评论

在线全文

cnki会议

学校读者我要写书评

暂无评论

多相滤波在脉冲成形中的应用

多相滤波在脉冲成形中的应用