检索结果-南通市图书馆

基于AMBA和WISHBONE总线的桥接设计

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

基于AMBA和WISHBONE总线的桥接设计

作者：曹凡中国科学技术大学

学位级别：硕士

片上系统SOC已成为现在大规模数字集成电路设计的主流技术。SOC芯片一般由多个IP模块构成,其中包括嵌入式CPU、DSP、各功能模块、存储模块、外部接口模块等。主模块与从模块之间由片上总线相连接,以完成控制信号和数据信号的传递。目前... 详细信息

片上系统SOC已成为现在大规模数字集成电路设计的主流技术。SOC芯片一般由多个IP模块构成,其中包括嵌入式CPU、DSP、各功能模块、存储模块、外部接口模块等。主模块与从模块之间由片上总线相连接,以完成控制信号和数据信号的传递。目前最常用的SOC片上总线协议是ARM公司的AMBA 2.0。一般商用IP都支持该总线协议。可以说AMBA总线协议已成为了SOC总线协议的事实上的标准。SOC技术的一个主要优势是IP可以重复使用。要完成一个SOC设计项目,设计者并不需要从头设计其中的所有模块,只需要将可重用的IP模块和部分自己开发的模块集成在一起即可。但商业IP一般价格昂贵,在一般SOC项目中除了关键的CPU和DSP模块必须购买之外,购买其余的外设IP并不合算。而自己开发所有这些IP模块则又太耗时间,因此使用免费的开源IP成为一个合适的选择。OpenCores是一个提供免费开源IP的组织。在其网站上有很多已验证的开源IP可以下载。但该网站上的IP一般都采用WISHBONE总线协议,该协议与AMBA总线协议并不兼容。因此如果要把它们集成到常用的AMBA总线环境中则需要进行信号转换。也就是翻译意义不同的控制信号,并调和控制信号和数据信号之间的时序差异。本论文采用OpenCores网站上的以太网MAC IP模块为例,设计了ABMA总线和WISHBONE总线之间的信号转换桥。该总线桥可以实现AMBA总线信号和WISHBONE总线信号之间的双向转换。通过该总线桥,以太网MAC IP模块可以连接到AMBA总线环境中正常使用。本设计采用Verilog硬件描述语言编码。并用新思的VCS仿真软件进行仿真验证。仿真结果表明该总线桥在各种总线请求下都工作正确,接在总线桥另一端的以太网MAC IP工作完全正常。该总线桥设计成功。其电路简单,转换时延小,易于集成,并可以用于其它一些只有WISHBONE总线接口的IP上,使得OpenCores上的开源IP更容易被应用。

关键词： SOC 总线桥 AMBA总线 WISHBONE总线 Verilog HDL OpenCores Ethernet MAC

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

80486单板计算机的开发与应用

80486单板计算机的开发与应用

作者：毛亚民电子科技大学

学位级别：硕士

在当今的科学技术发展中,计算机的不断普及和发展起到了至关重要的作用。然而,在电子对抗设备中目前大量使用的信号处理及系统控制的专业计算机仍是Intel 8086 和 Intel 80286系列为主的单板计算机。因此,着手开发运算速度更快、性能更... 详细信息

在当今的科学技术发展中,计算机的不断普及和发展起到了至关重要的作用。然而,在电子对抗设备中目前大量使用的信号处理及系统控制的专业计算机仍是Intel 8086 和 Intel 80286系列为主的单板计算机。因此,着手开发运算速度更快、性能更高的基于Intel 80486的系列专用单板计算机具有很高的工程实用价值。本文从Intel 80486CPU的功能入手,介绍了以Intel80486 CPU为核心组成单板计算机系统的基本原理和实现方案,对Intel 80486CPU的引脚功能进行详细分析和介绍,对设计和运用80486单板计算机的必要性进行了论证,同时从工程运用的角度说明了开发80486单板计算机的可能性。文章重点介绍了总线桥在80486单板计算机中的重要作用和功能实现的原理,并根据原理使用可编程逻辑阵列EPLD完成系统总线桥,根据80486单板计算机的特殊要求和二次开发的特点对利用EPLD完成标准I/O的设计方法,并完成了8253、8259、8255的EPLD设计;文章还对单板计算机的控制、监控、调试软件的使用方法进行了详细地介绍和说明。本文是对80486单板计算机的工程设计的技术总结和对开发设计过程中所遇到的技术难点和技术特点的总结。在文章最后对利用EPLD编程实现上述功能的难点和不足之处进行了讨论。

关键词： EPLD(大型可编程逻辑阵列) 在线编程总线桥

基于SoPC平台交流伺服电机模拟器的硬件设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于SoPC平台交流伺服电机模拟器的硬件设计

作者：肖恒星中国科学院研究生院（沈阳计算技术研究所）

学位级别：硕士

本课题的研究利用现场可编程门阵列( FPGA , Field Programmable Gate Array )集成度高,体积小,低功耗,高可靠性,可以在线调试等特点,和VHDL语言层次化的程序设计方法,设计灵活,修改方便,可移植性好等特点,并通过应用软硬件协同设计的方... 详细信息

本课题的研究利用现场可编程门阵列( FPGA , Field Programmable Gate Array )集成度高,体积小,低功耗,高可靠性,可以在线调试等特点,和VHDL语言层次化的程序设计方法,设计灵活,修改方便,可移植性好等特点,并通过应用软硬件协同设计的方法,设计了一个基于可编程片上系统(SoPC)伺服模拟器平台。该平台能够提供运算功能和同时模拟16个伺服电机的运转,为蓝天数控系统的闭环测试提供一个可靠的测试平台。本文第一章简要介绍了SoPC技术的现状与发展,以及SoPC的设计方法。第二章介绍了伺服模拟器的总体设计。先介绍了在本课题中使用的Excalibur EXPA10器件的结构,而后重点介绍了伺服模拟器的结构设计。接下来的章节是本文重点内容: 在第三章中详细介绍了平台的AHB-ISA总线桥的设计,先对AHB和ISA两种总线协议进行了描述,而后按设计过程和结构划分对总线桥进行了描述。第四章是伺服模拟卡的电路与逻辑设计。在电路设计部分,文章先介绍了器件的功能特性,而后对各器件的连接进行了说明。在模拟卡的逻辑设计部分,直接按按它的结构划分来描述。并且对上两章的设计都进行仿真,功能验证。最后章节简要介绍了伺服模拟卡的驱动设计。本课题是中国科学院“十五”期间知识创新工程项目“开放式和智能化的数控系统平台”的子课题,已经做为伺服模拟器产品生产。

关键词： FPGA SoPC AHB ISA 总线桥

面向RISC-V的片间异构互联系统研究与设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

面向RISC-V的片间异构互联系统研究与设计

作者：洪广伟江南大学

学位级别：硕士

随着人工智能、云计算、大数据等技术的快速发展,各领域对于算力和性能的需求同步提升,通过特征尺寸微缩和晶圆尺寸增大的方法提升性能已难以为继。将多个小芯片进行异构集成的技术展现出独特的优势,能够满足系统在小型化、高性能、智... 详细信息

随着人工智能、云计算、大数据等技术的快速发展,各领域对于算力和性能的需求同步提升,通过特征尺寸微缩和晶圆尺寸增大的方法提升性能已难以为继。将多个小芯片进行异构集成的技术展现出独特的优势,能够满足系统在小型化、高性能、智能化、低功耗等方面的需求。加州大学伯克利分校设计的RISC-V是一种开源免费的精简指令集架构,可为我国发展自主可控的处理器提供一条新的途径。因此,异构集成技术结合开源的RISC-V指令集,研究设计面向RISC-V的片间异构互联系统,对开发具有完全自主知识产权的异构处理器系统具有重要意义。本文基于开源的BOOMv2处理器,研究设计了面向RISC-V的片间异构互联系统,由RISC-V CPU芯片、互联芯片、I/O芯片和加速芯片构成。各芯片间根据互联需求,设计了两种互联接口进行互连,分别是支持基础访存操作的固定帧格式架构和支持所有操作全互联的灵活可配架构。互联芯片中的缓存一致性管理模块统一管理异构系统数据的一致性,设计的Tile Link与AXI4总线桥用于异构系统与AXI4设备的连接。主要工作内容如下:(1)针对芯片内不同总线协议间设备的交互,设计了一种高效率Tile Link与AXI4总线桥,其中由一系列功能子模块匹配总线间数据传输方式的差异,以流水线传输形式实现数据跨协议的传输,增加总线桥的数据吞吐量。在实现总线桥不同通道间的转换时,采用不同的仲裁策略,在AXI4总线的响应转换过程中,采用固定优先级仲裁,优先转换数据响应,保证系统整体运行效率;在AXI4总线的写数据和读数据事务转换过程中,采用轮询仲裁,对于2输入请求仲裁,转换效率约为50%,保证了写数据和读数据的公平性,均衡分配目标通道带宽,目标通道带宽占用率达100%,提高总线带宽利用率和系统传输效率。(2)针对芯片间数据的传输,根据片间需要传输的Tile Link总线接口特性,设计了两种基于Tile Link总线的片间互联架构,分别是具有固定帧格式的互联架构和灵活可配的互联架构。具有固定帧格式的互联架构用于低速且无数据一致性需求的片间数据传输,兼容Tile Link的TL-UL和TL-UH级,对接Tile Link总线A通道和D通道,支持对单字节的读写访存、预处理、原子访问和突发传输操作的组帧跨芯片转发。灵活可配的互联架构用于高速且需数据一致性的片间数据传输,兼容最高的TL-C级,片间Tile Link总线全通道互联,定义了灵活的数据包格式,既支持简单访存操作的组包转发,也支持数据一致性相关操作,在数据包传输过程中还加入了CRC纠错重发机制,确保了数据传输的可靠性。(3)基于设计的总线桥和两种片间互联架构,构建了面向RISC-V的片间异构互联系统FPGA原型验证平台,采用基准测试程序评估了异构系统的带宽和延迟性能。测试结果表明,访问L2 Cache的带宽由片内的1 Gbps下降至片间的400 Mbps,延迟由440 ns增加到1966 ns,其中物理层Ser Des(Serializer/Deserializer)延迟占增加延迟的75%,组包及控制逻辑占25%。对比AMD CPU采用的Ser Des延迟,在满足系统误码率BER的情况下,可以采用简化的物理层Ser Des驱动器和接收器,从而避免增加链路复杂性和延迟。然后,基于FPGA原型验证平台对片间接口电路参数进行重配置,分析互联接口总线数据宽度和Ser Des特性对系统延迟性能的影响。测试结果表明,总线数据宽度对片间延迟影响不大;物理层Ser Des在编码传输方式不同的情况下,带宽大小不具有可比性,编码传输方式更为重要;Ser Des在编码传输方式和接口宽度相同的情况下,带宽越大延迟越小。因此,在异构系统中,物理层Ser Des对延迟影响较大,其中的编码传输方式比带宽更为重要,总线数据宽度则影响不大。(4)对设计的异构系统中的片间互联接口电路进行了物理设计和验证。在55 nm CMOS工艺下评估了电路的面积和性能,版图面积约为200×200μm,最大工作频率为1 GHz。

关键词：异构系统 RISC-V 片间互联 TileLink总线总线桥

基于PowerPC的高速信号处理通信接口系统的集成与验证

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于PowerPC的高速信号处理通信接口系统的集成与验证

作者：黄琰玲东南大学

学位级别：硕士

随着集成电路技术的发展,可供直接使用的IP核日益丰富,设计一款满足市场需求的集成电路可以快速实现。但是由于电路系统的规模不断扩大,IP模块之间的通信问题日益突出。模块间需选择合适的总线来实现集成互联,总线以及总线桥的设计直接... 详细信息

随着集成电路技术的发展,可供直接使用的IP核日益丰富,设计一款满足市场需求的集成电路可以快速实现。但是由于电路系统的规模不断扩大,IP模块之间的通信问题日益突出。模块间需选择合适的总线来实现集成互联,总线以及总线桥的设计直接关系到电路系统功能的实现。SPI接口由于其电路结构简单、通信可靠等优点,已经被广泛使用于ADC芯片配置中。本文将ADC芯片作为外围电路接受高速信号处理通信系统的控制,旨在为ADC和DAC芯片的配置设计一个SPI通信接口电路,并设计OPB总线桥接器和仲裁器将SPI接口和其它通信外设IP核集成到OPB总线上且能有效避免总线竞争问题。本文首先为ADC和DAC芯片的配置设计了一个支持主从机模式、发送数据长度可变、数据传输率可调的SPI电路。接着完成了OPBtoIPS总线桥的设计,设计了一种多IP地址译码的方法将SPI模块、信号处理IP模块和其他外设通信IP核集成到OPB总线上,以实现对外设IP核的复用,提高总线集成的效率。然后设计了一个OPB仲裁器来合理分配总线资源,重点设计了一种改进型循环优先级算法来高效地仲裁总线请求,避免总线上多个主设备同时对SPI等通信接口进行读写操作时可能引起的数据传输错误。完成以上模块的硬件电路设计和波形仿真后,在Xilinx的Kintex-7系列的FPGA开发板上进行系统板级验证,时钟频率可达97.87MHz,资源利用率占53.9%。验证结果表明:SPI接口兼容SPI协议,支持4,8和16位的数据传输,支持最高为5MHz的可变数据传输率,实现了配置ADC和DAC芯片的预期效果,同时可以灵活地应用于其它SPI接口通信的场合。OPBtoIPS总线桥实现了两种总线协议的转换,在OPB总线上集成了包括SPI、UART、IIC和CAN等通信接口,并且使后续在总线上添加其它外设也变得非常便利。OPB仲裁器能够高效地仲裁总线请求,使总线资源得到合理分配。集成后的高速信号处理系统可以采样中心频率为70MHz,带宽为10MHz的高速信号,同时有效衰减干扰信号,具有实用价值和现实意义。

关键词：集成 IP核复用串行外设接口总线桥总线仲裁器系统验证

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于OR1200 IP核的SPI接口设计

基于OR1200 IP核的SPI接口设计

作者：林丹电子科技大学

学位级别：硕士

SPI是一种串行外围接口,具有高速、全双工、同步的特点,且在芯片的管脚上只占用4根线,简单易用。SPI可以使MCU与各种外围设备以串行方式进行通信来交换信息,在主器件的移位脉冲下,数据按位传输,高位在前,低位在后,速度可达到100Mbps。SP... 详细信息

SPI是一种串行外围接口,具有高速、全双工、同步的特点,且在芯片的管脚上只占用4根线,简单易用。SPI可以使MCU与各种外围设备以串行方式进行通信来交换信息,在主器件的移位脉冲下,数据按位传输,高位在前,低位在后,速度可达到100Mbps。SPI广泛应用于数字信号处理器、实时时钟、EEPROM、A/D转换器,还有FLASH和数字信号解码器。将SPI与OR1200相结合利用IP核复用技术设计SPI软核,其中SPI接口速度快,功耗低,占有资源少,具有4种可配置模式,具有中断,扩展速度功能。我国的SOC设计大多采用国外IP核,其价格昂贵。因此,通过设计本国的IP核来掌握IP核的各种设计技术是非常重要的。本论文主要研究了基于OR1200的SPI软核关键技术及其实现,主要内容如下： SPI接口架构研究。根据SPI协议和时序研究和设计了SPI接口架构,并验证了接口功能的正确性。基于OR1200开源CPU的SPI接口的研究与实现。设计了基于Wishbone总线和基于APB总线的SPI接口,编译综合时序分析显示结果正确。验证平台的设计。基于自核对式验证平台对SPI接口和基于Wishbone总线的SPI接口进行了验证,基于一般的验证平台对总线桥设计和基于AHB总线的SPI接口进行了验证,验证结果均符合设计要求。基于OR1200SOC软硬件平台的搭建与软件程序的设计。在Cygwin中搭建了基于OR1200CPU的交叉编译环境,用C语言设计了SOC平台的SPI接口驱动程序,实验表明SOC软硬件平台的搭建成功与软件程序的设计正确。本论文设计的SPI软核，在采用Altera公司的Cyclone Ⅱ系列的EP2C5AF25618器件时时钟频率为100.74MHz,占器件的总共逻辑单元数为177,占有器件总资源的4%,消耗的组合逻辑资源数为139,占有器件组合逻辑资源数的3%,消耗的寄存器数量为130,占有器件总共寄存器数量的3%,消耗的管脚数量为25,占器件总共的管脚数量的16%,在OR1200CPU的控制下成功实现全双工、同步通信。

关键词： SPI接口 OR1200 Wishbone总线 APB总线总线桥

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

连铸机结晶器液位控制系统的设计

连铸机结晶器液位控制系统的设计

作者：柳林林南昌大学

学位级别：硕士

结晶器液位控制系统涉及传感器技术、信息处理技术、计算机控制技术等多个领域，本文围绕山西长治钢铁集团股份有限公司R10-4-4异型坯连铸机结晶器液位控制系统展开论述。首先，在比较了液位控制系统各组成部分方式和特点的基础上，确... 详细信息

结晶器液位控制系统涉及传感器技术、信息处理技术、计算机控制技术等多个领域，本文围绕山西长治钢铁集团股份有限公司R10-4-4异型坯连铸机结晶器液位控制系统展开论述。首先，在比较了液位控制系统各组成部分方式和特点的基础上，确定采用涡流检测技术与先进的伺服电动缸技术相结合来实现结晶器钢水液位的闭坏自动控制方案;硬件设计上，完成了液位控制系统各组成部分的设计选型，采用总线桥技术来解决西门子PLC和第三方仪表之间的异构网通讯问题;下位机软件设计上，采用10点平滑平均滤波法对液位采集信号进行滤波处理，很好地抑制结晶器周期性振动干扰，平滑度高，且可以避免液位波动过大，通过总线桥GSD文件的编写、组态及编程实现异构网之间的通讯，采用成熟的PI控制算法实现液位的闭环控制：上位机软件设计上，完成了WinCC数据采集及监视软件设计，并利用C脚本扩展了上位机的特殊功能，方便了管理和操作。本文还根据液位控制系统的机理建立了各个环节的数学模型，使用Simulink工具对PI、分段PI及模糊控制算法进行了仿真实验，比较分析了仿真结果，为结晶器的液位控制算法的改进奠定了基础。最后，进行了涡流传感器标定及电动缸响应性能实验，在实验室条件下，测试控制系统响应动作正常。

关键词：连铸结晶器液位控制涡流传感器 GSD 总线桥建模

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

一种基于异构总线的控制系统设计与实现

一种基于异构总线的控制系统设计与实现

作者：林伟欣上海交通大学

学位级别：硕士

异构总线系统是一种多种总线协同工作的系统。它适应了现场总线测控设备多态性和用户需求多样性,在工程中应用日趋广泛,成为当前自动化控制领域的一个热点。本文以某燃料乙醇生产厂饲料车间控制系统改造为背景,设计了一套异构总... 详细信息

异构总线系统是一种多种总线协同工作的系统。它适应了现场总线测控设备多态性和用户需求多样性,在工程中应用日趋广泛,成为当前自动化控制领域的一个热点。本文以某燃料乙醇生产厂饲料车间控制系统改造为背景,设计了一套异构总线控制系统。主要在以下几个方面做了研究和开发工作: 一、针对车间生产中存在的PROFIBUS-DP和MODBUS总线之间无法数据交互的问题,完成了一种基于SPC3芯片的总线桥装置的硬件制作和软件开发,解决了两种总线互相通讯的问题。二、根据车间的生产要求,开发了一个用于包装系统的喂料螺旋控制器,使用了分段控制和落差补偿算法,有效地提高了包装工序的包装速度和控制精度。在此基础上,设计了一套基于MODBUS的饲料包装控制系统。三、依据工厂对控制系统的要求,本系统采用Siemens公司的STEP7平台,完成了S7-300 PLC的系统组态和控制程序开发,实现整个饲料车间的系统控制。四、在Siemens公司提供的WINCC平台上进行人机交互界面的开发,实现了系统的监控界面、数据库存储、报警记录、报表打印等多项功能。该系统成功实现了对车间各工作点运行状态的监视和各相关设备的控制,并借助总线桥达到系统跨总线监控的目的。本文的工作对今后解决异构总线控制系统具有重要的参考价值。

关键词：异构总线总线桥智能控制器控制系统组态监控系统

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

互换总线协议的PROFIBUS通信

金陵科技学院学报 2009年第1期25卷 28-33页

作者：杜永张赤斌东南大学机械工程学院江苏南京210096

总线桥是指通过一个自行定义的双向并行通信协议,获得总线间的高速数据通信能力。同时,间接实现多种总线标准的协议转换。重点介绍RS232/485接口的现场设备连到PROFIBUS网络的通信协议及其核心硬件结构。

关键词：总线桥协议转换 PROFIBUS 通信协议