检索结果-南通市图书馆

安全soc芯片I2C设备接口控制器的设计与实现

维普期刊数据库评论

在线全文

维普期刊数据库

学校读者我要写书评

暂无评论

安全SoC芯片I2C设备接口控制器的设计与实现

作者：张海鹏辽宁大学

学位级别：硕士

集成电路的发展,引发了传统的IC电路向系统级芯片(简称soc)转变。随着soc在军事和金融、交通、家居等领域的应用,soc所存在的信息易泄露问题也逐渐突显出来。安全soc芯片是专为信息安全领域设计的,能够有效地应对信息泄露的问题。IC接... 详细信息

集成电路的发展,引发了传统的IC电路向系统级芯片(简称soc)转变。随着soc在军事和金融、交通、家居等领域的应用,soc所存在的信息易泄露问题也逐渐突显出来。安全soc芯片是专为信息安全领域设计的,能够有效地应对信息泄露的问题。IC接口是一种简单的双向两线式串行总线接口,因其线少、便于控制等优势而被广泛应用在安全soc芯片上,但是其通信速度慢的问题一直影响IC接口的使用。本文的主要工作是在深刻理解IC 6.0协议的前提下,设计并实现了符合安全soc芯片的高速IC接口控制器。设计过程中采用自上而下的设计方法,设计流程如下:我们首先基于芯片层面对I2C接口系统结构进行划分和描述,随后在设计中根据系统结构框图,对所设计的IC接口模块进行模块顶层的定义,然后根据功能和结构对顶层模块进行子模块划分,并分析各个子模块的具体功能和实现方式。随后,阐述了测试的流程和如何搭建测试平台以及针对IC接口控制器进行功能验证。最后是布局布线后的仿真验证、FPGA验证和成测等后续的验证。验证结果表明,本文的设计完全满足IC的技术规范。论文主要创新工作如下:IC接口在IC协议基础上兼容SMBus协议2.0版本的超时功能。当IC从机拉低时钟时,主机可以设置时钟拉低时间(最大值)并对时钟线低电平时间进行计数,当超过设定时间,就会产生超时标志,主机可以根据标志做出相应的处理,避免了主机等待时间过长导致的总线出错等问题。为提高接口传输速率,数据存储方面我们在设计中增加数据多级动态缓存技术(FIFO)来加快内部实时数据的处理,大大提高了接口的传输效率。

关键词：安全soc芯片双向两线式串行总线功能验证 SMBus总线 FIFO

安全soc芯片智能卡设备接口控制器的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

安全SoC芯片智能卡设备接口控制器的设计与实现

作者：陈国强辽宁大学

学位级别：硕士

soc技术以其集成度高、可靠性好、功耗低以及产品周期短等优点逐步成为当今集成电路设计中的主流。soc技术的发展也使得智能卡(IC卡)在我国取得了突破性的进展。IC卡由于其便于携带、良好的读写能力以及安全性高等优点,在金融交易等很... 详细信息

soc技术以其集成度高、可靠性好、功耗低以及产品周期短等优点逐步成为当今集成电路设计中的主流。soc技术的发展也使得智能卡(IC卡)在我国取得了突破性的进展。IC卡由于其便于携带、良好的读写能力以及安全性高等优点,在金融交易等很多行业领域得到广泛应用。作为智能卡与读卡器(终端设备)之间通信基础的智能卡接口,也已成为soc芯片众多接口中不可或缺的一种,因而越来越受到重视。串行通信接口SCI(Serial Communication Interface)是当前智能卡和读卡器之间进行通信的主流接口。SCI接口都遵循ISO/IEC 7816-3协议、EMV4.2协议以及中国金融集成电路(IC)卡规范(简称PBOC),这样集成SCI接口的soc芯片可以与不同规范下的终端进行通信,提高了SCI接口的兼容性和可移植性。本文在深入了解7816协议的基础上,提出了智能卡接口的功能模块划分,给出了结构框图,详细介绍了各功能模块的作用和设计,并对各功能模块进行了仿真验证。本设计先是对RTL代码进行了全面的逻辑功能验证,然后在布局布线后进行了严格的后仿和FPGA验证,最后还进行了成品测试,这一系列的验证确保了设计的正确性。本设计的主要工作体现在以下几点:为了通过PBOC3.0检测规范,在设计过程中加入了门控时钟电路解决了低功耗的难题。本设计是集成到安全soc芯片内部的,在收发数据时均经过算法模块进行加解密,这样提高了IC卡的安全性。本设计是基于AMBA总线设计的,大大提高了IP的可移植性,极易集成在不同的soc芯片内部,缩短了芯片的开发周期。

关键词：安全soc芯片串行通信接口 RTL代码功能验证 FPGA验证 AMBA总线

安全soc芯片USB2.0设备接口控制器的设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

安全SOC芯片USB2.0设备接口控制器的设计与实现

作者：郎晓光辽宁大学

学位级别：硕士

随着信息社会和IC产业的发展,嵌入式计算机系统已经渗入到社会的每个角落。而soc芯片的出现,更是将其带上了一个新的台阶。由于soc芯片在功耗,可靠性和知识产权上具有显著的优势,必将会成为超大规模集成电路的发展趋势。伴随着信息技术... 详细信息

随着信息社会和IC产业的发展,嵌入式计算机系统已经渗入到社会的每个角落。而soc芯片的出现,更是将其带上了一个新的台阶。由于soc芯片在功耗,可靠性和知识产权上具有显著的优势,必将会成为超大规模集成电路的发展趋势。伴随着信息技术的飞快发展,信息安全的重要性日益显著,安全soc芯片应运而生。安全soc芯片以高性能和高安全性代替了软件加密的方式,在安全soc芯片上集成了不同的加密算法以适应在不同场合的加密要求,同时在上面还需要配备一些主流的接口以实现对不同设备和主机的通信,USB接口毫无疑问是其中必备的一种接口。通用串行总线(Universal Serial Bus,USB)是当前计算机上主流的一种接口技术。USB以接口体积小、支持热插拔、兼容性好、即插即用、节省系统资源和成本低等优点,逐步成为各种计算机外部设备的主要接口。USB技术的出现带领计算机接口技术走向了一个新的阶段。在USB的发展历史中,比较重要的几个版本分别为USB1.0、USB1.1、USB2.0以及最新的USB3.0。其中目前USB1.0和USB1.1正在逐步被淘汰,USB3.0刚刚普及,目前应用最为广泛的依然是USB2.0。本文在深入了解USB2.0协议的基础上,提出了USB2.0设备接口控制器的功能模块划分,给出了系统结构图,详细的介绍了各功能模块的作用和设计,并对各个模块进行了仿真。然后详细简述了如何搭建基于总线功能模型(BFM)的测试平台以及针对USB2.0接口控制器的功能特性编写不同的测试向量对其进行系统级的功能验证。随后又对该接口控制器进行了FPGA验证以及流片后的成测。验证结果表明,该USB2.0设备接口控制器满足USB的技术规范。本文的设计取得了以下的创新性成果:由于该USB2.0设备接口控制器设计中用到了两个时钟(通信时钟和系统时钟)。故在硬件的实现上采用了跨时钟域的设计,对于经过不同时钟下的控制信号和数据进行了跨时钟的处理,保证了信号传递的稳定性,并且可以更方便的在不同的soc芯片上实现,提高了设备的可移植性。在数据的存储管理方面,采用了动态FIFO的模式。可以动态的配置端点访问的缓冲区的长度和起始地址。使数据的访问更加灵活方便。在数据的传输方面,增加了自动拼包的功能。在准备数据时可以将多包数据写入缓冲区中(缓冲区足够大),在数据发送的时候硬件会将数据自动拆分成一个个数据长度为最大包长的数据包发送出去。这样的设计大大地增加了传输的速率。

关键词：安全soc芯片通用串行总线功能验证 FPGA验证

基于安全soc芯片的Cache核设计与实现

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于安全SOC芯片的Cache核设计与实现

作者：赵强华西安电子科技大学

学位级别：硕士

安全芯片作为信息系统的组成部分之一,广泛应用于金融、军事、银行等领域,与我们的生活息息相关,确保数据在传输过程中的安全至关重要。而且随着计算机技术的快速发展,中央处理器CPU与主存储器之间的速度“存储墙”问题愈加严重,严重影... 详细信息

安全芯片作为信息系统的组成部分之一,广泛应用于金融、军事、银行等领域,与我们的生活息息相关,确保数据在传输过程中的安全至关重要。而且随着计算机技术的快速发展,中央处理器CPU与主存储器之间的速度“存储墙”问题愈加严重,严重影响了微处理器的性能,高速缓存Cache技术是为了解决这一速度匹配失衡问题而采用的一项关键技术。在安全soc芯片中,CPU对主存的访问一方面需要Cache确保高效率数据读取,另一方面需要数据在传输过程中的安全防护。课题研究与设计的Cache核基于一款安全soc芯片。从安全芯片结构入手,结合Cache设计原理与安全数据的Cache存取,实现了Cache核功能可配置、普通数据与安全数据不同读取策略、DMA模式的数据高效搬运设计以及双总线模式下的数据安全窃取等。论文首先对Cache技术的发展历史及研究现状进行综述,详尽研究了Cache技术原理,推导主存访问效率公式。依据主存访问效率公式,明确Cache可优化方法,同时说明研究使用的IC设计方法与流程。本文根据实际应用,设计Cache核容量为64KB,数据行大小选择与安全AES算法模块接口对接的128bits和4路组相连映射机制完成地址映射,完成了Cache核的模块划分与子模块设计、数据传输流程和Cache核状态机设计。同时结合Cache与Buffer,增加一数据读取行LRB便于快速连续顺序读取和减小对Cache数据存储器连续访问造成的功耗损失,增加一数据填充行LFB用于加密数据块的拼接,分别增加四个LRU替换策略的写数据缓冲STB和脏数据驱逐缓冲EB,解决安全数据读写与主存更新时的Cache竞争问题,可有效提高Cache的数据读取效率。针对DMA模式下数据搬运造成的Cache数据冲刷,从而造成命中率低的情况,对DMA模式下的数据设计直通功能,防止Cache数据被替换。安全soc芯片Cache为多主机提供数据,由于存在安全数据的加解密,其中一主机发生缺失时将占据Cache大量时间周期,在此期间Cache暂无数据交互且无法为另一主机进行数据读取。为实现双主机下的数据高效读取,设计Cache数据的安全窃取。此外根据Cache核的数据结构,研究安全算法,优化基于Cache的高速AES解密算法模块与CRC实时校验模块的算法硬件电路,实现优化安全算法的电路设计。课题采用自下而上的设计方法,使用硬件描述语言HDL编写完成Cache核的RTL功能代码。最后对设计实现的Cache核在模块级和系统级实现了仿真验证和测试,重点仿真验证安全算法模块与Cache模块之间的数据交互,以及Cache在开启安全算法时的主存访存效率测试。通过针对性的验证测例,验证Cache的分配、替换、窃取等主体Cache行为以及相关主存地址的读写访问正确性。通过系统级测试验证Cache核在系统仿真下的访存正确性,从而保证Cache核的设计正确性。从验证结果表明了Cache核达到了设计的功能需求,测试结果说明了所设计Cache核达到了设计目标。此外还对Cache核进行了DC综合,经过反复验证测试,基于安全soc的Cache核的性能满足设计需求。

关键词：高速缓存安全soc芯片全相连映射 Cache数据安全读取算法硬件优化

基于安全soc芯片的即时通讯系统设计与研究

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于安全SoC芯片的即时通讯系统设计与研究

作者：徐钦上海交通大学

学位级别：硕士

随着互联网和通信技术的飞速发展，即时通讯已经成为了人们生活中不可或缺的一项技术。即时通讯能够方便地传递消息、音频及视频等内容，并快速建立起人与人之间沟通的桥梁。在移动信息化的大背景下，即时通讯在移动智能终端平台的发展... 详细信息

随着互联网和通信技术的飞速发展，即时通讯已经成为了人们生活中不可或缺的一项技术。即时通讯能够方便地传递消息、音频及视频等内容，并快速建立起人与人之间沟通的桥梁。在移动信息化的大背景下，即时通讯在移动智能终端平台的发展非常迅速，同时也衍生出了更多的应用模式，融入了诸如电子商务、移动支付等商业业务，而传统的即时通讯技术缺乏有效的信息安全保护机制，其软件安全措施远远无法满足商务领域对高安全的需求。因此，研究并提高即时通讯中数据的保密性与通信的可靠性成为了学术界一大热点话题。本文从一款商业通用的专业安全soc芯片（简称AC5）入手，结合XMPP即时通讯技术的特点，提出了一种基于硬件安全保护机制的即时通讯系统的设计方案。在深入研究即时通讯技术与安全加密技术后，本文首先针对商务领域的高安全要求，设计了安全芯片的软硬件架构，并实现了安全芯片的BootLoader安全启动单元与COS固件程序，从而为即时通讯提供了硬件加密保护基础。接着，本文巧妙地通过动态链接库的方式开发了基于安全芯片的即时通讯C/S架构，通过研究和设计客户端与服务器端的安全机制与通信功能模块，最终完成了基于安全soc芯片的安全即时通讯系统。本文的主要工作与创新性主要体现在以下几个方面：1）创新性地提出基于安全soc芯片的高安全即时通讯系统设计方案，满足现今即时通讯对移动信息安全的需求。2）研究并设计了安全soc芯片的硬件架构与固件开发，为实现安全即时通讯提供了硬件保护基础。3）研究并设计了XMPP即时通讯的C/S架构，并实现了客户端的多种安全通讯功能。4）针对移动Android平台实现了安全即时通讯系统，并进行了详细的测试与验证。本文的安全即时通讯系统设计完成后，通过详细的安全芯片性能测试以及即时通讯客户端功能测试，验证了系统具备了商用级别的安全性与可靠性，对于满足即时通讯技术在移动商务领域的高安全需求有着重要的指导意义。

关键词：安全soc芯片即时通讯 COS XMPP Android

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

soc的安全存储器模块分析与设计

SoC的安全存储器模块分析与设计

作者：刘伟合肥工业大学

学位级别：硕士

随着信息技术、传感技术、射频识别技术、嵌入式技术的不断发展,物联网的市场规模越来越大。然而网络信息泄露事件屡屡发生,针对硬件的侵入式攻击和半侵入式攻击方法都对物联网技术的发展提出了新的挑战,针对网络及系统层面的安全防护... 详细信息

随着信息技术、传感技术、射频识别技术、嵌入式技术的不断发展,物联网的市场规模越来越大。然而网络信息泄露事件屡屡发生,针对硬件的侵入式攻击和半侵入式攻击方法都对物联网技术的发展提出了新的挑战,针对网络及系统层面的安全防护不足以应对硬件层面的侵入式攻击。故本文设计了安全存储器,适用于物联网领域的安全soc芯片,具备硬件层面的数据安全存储功能。安全存储是安全芯片不可或缺的部分,也是本文的重点研究工作。为了应对剖片分析、冷启动攻击等物理攻击,本文研究了对存储器的硬件加密方案。为了保证存储器的数据吞吐率和密码算法的高安全性,本文重点研究了主流的轻量级分组密码算法的原理和安全性分析方法,针对加密算法进行密码学安全性分析。分析结果表明本文选择的LBlock-s算法具有良好的抵抗差分分析的能力,且密码结构较为紧凑,适合应用于本文的存储器的安全加密。最后基于轻量级分组密码算法LBlock-s算法设计安全存储器。论文将安全存储器在soc中集成和验证,soc集成了国内外主流的加密算法IP和真随机数发生器,国密算法包括SM2、SM3、SM4,国际密码如RSA、ECC、AES、SHA。以32位ARM架构的CPU核心为主控,采用AMBA总线设计集成soc。在完成设计后对安全soc进行FPGA板级验证和驱动编写,验证结果表明搭载安全存储器的soc的各功能模块均正常工作。

关键词：安全存储器安全soc芯片信息安全轻量级分组密码算法安全性分析

基于某款soc芯片差分故障攻击的实现及防御对策

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

基于某款SoC芯片差分故障攻击的实现及防御对策

作者：赵力强辽宁大学

学位级别：硕士

通过soc芯片实现加密算法是数据加密的一种重要方式,随着soc芯片在各个领域的广泛应用,其安全性也是广大学者关注的一个重要方面。针对soc芯片实现的加密算法的攻击方法有许多种,本文采用差分故障攻击的方式对芯片进行分析,主动攻击芯... 详细信息

通过soc芯片实现加密算法是数据加密的一种重要方式,随着soc芯片在各个领域的广泛应用,其安全性也是广大学者关注的一个重要方面。针对soc芯片实现的加密算法的攻击方法有许多种,本文采用差分故障攻击的方式对芯片进行分析,主动攻击芯片的某些方面,使芯片产生错误运算,从而分析出关键信息,并针对各种故障攻击方式介绍防御方案,并设计一种软件防御方案和一种硬件防御方案。本文通过激光、电压毛刺、时钟毛刺的方式对soc芯片注入故障,采用差分故障分析（Differential Fault Analysis,DFA）得出算法秘钥,并根据差分故障攻击的特点设计防御方式。首先,详细剖析了DES算法的运算过程,并在DES算法实现过程的基础上进行差分故障分析,详细分析第15轮、第16轮攻击和秘钥恢复过程。接着,分别采用激光、电压毛刺、时钟毛刺的方式对soc芯片运行的DES算法进行故障注入,获取故障数据,对足够数量的故障数据进行分析筛选计算,得到加密过程中应用的算法秘钥。最后,针对各种故障注入方式思考阻止故障注入和检测故障注入的方案,实现一种基于随机伪轮和逆运算的防御强度可控的时间冗余软件防御方案,和另一种基于随机时钟和奇偶校验的硬件防御方案。本文通过多种故障注入方式对某款soc芯片运行的DES算法进行差分故障攻击,获取算法秘钥,证明算法在芯片中运算存在不安全因素,然后针对各类故障攻击方法设计可控的防御算法,软件实现算法主要依靠随机伪轮、逆运算构成的时间冗余方案,硬件实现主要依靠随机时钟、奇偶校验构成的防御方案。攻击和防御的实现主要为以后的各类算法的抗故障攻击设计和抗攻击性能验证提供参考。

关键词：安全soc芯片 DES算法差分故障攻击故障注入防御设计

基于轻量级分组密码算法的soc安全存储器设计

在线全文

同方学位论文库

学校读者我要写书评

暂无评论

电子科技 2023年第9期36卷 15-20页

作者：刘伟曾祥义肖昊合肥工业大学微电子学院安徽合肥230009

针对嵌入式片上系统的RAM(Random Access Memory)、Flash存储器面临的安全风险,文中概述了针对传统soc(System on Chip)芯片存储器的物理攻击,并提出一种支持加密算法的存储器控制器。使用轻量级分组密码算法LBlock-s,通过密码学安全分... 详细信息

针对嵌入式片上系统的RAM(Random Access Memory)、Flash存储器面临的安全风险,文中概述了针对传统soc(System on Chip)芯片存储器的物理攻击,并提出一种支持加密算法的存储器控制器。使用轻量级分组密码算法LBlock-s,通过密码学安全分析证明了该算法具有较好的抵抗差分分析的能力。相对于传统分组密码算法AES(Advanced Encryption Standard),文中所提方法在保证安全性的前提下减少了硬件资源开销,适用于各种资源受限的安全soc芯片。为提高数据的吞吐率,将算法的硬件结构进行展开,使标准的32轮加/解密耗时1个时钟周期。该方案在不耗费较多硬件资源和加密延时的前提下,保证了存储器的数据即使被攻击者获取也无法解析出敏感数据,有效避免了安全芯片遭受物理攻击。

关键词：安全存储器安全soc芯片信息安全数据加密轻量级分组密码差分分析物理攻击吞吐率

维普期刊数据库

同方期刊数据库评论

在线全文

学校读者我要写书评

暂无评论

安全soc抗功耗攻击研究综述

计算机科学 2009年第6期36卷 16-18,25页

作者：李浪李仁发 Edwin H.-M.Sha 衡阳师范学院计算机系衡阳421008 湖南大学计算机与通信学院长沙410082 Department of Computer Science University of Texas at DallasRichardson 75083USA

功耗攻击目前已成为安全soc芯片的最大威胁,已经证明是一种非常有效的发现密钥方法。对抗功耗攻击技术研究成为近年来的热点问题。对抗功耗攻击从算法掩码级和电路级两个方面综述,重点对抗功耗攻击国内外有影响的研究成果进行了总结与评... 详细信息

功耗攻击目前已成为安全soc芯片的最大威胁,已经证明是一种非常有效的发现密钥方法。对抗功耗攻击技术研究成为近年来的热点问题。对抗功耗攻击从算法掩码级和电路级两个方面综述,重点对抗功耗攻击国内外有影响的研究成果进行了总结与评述;对抗功耗分析攻击的已有实验方法进行了总结,并给出了较易实现的实验方法,最后提出了安全soc抗功耗分析攻击的进一步研究方向。

关键词：安全soc芯片抗功耗攻击实验方法